IBM công bố kiến trúc chip "Nanostack" 0.7 nanômét: mật độ gấp đôi thế hệ hiện tại, sản xuất hàng loạt trong vòng 5 năm.

IBM vào ngày 25 đã công bố công nghệ chip 0,7 nanomet đầu tiên trên thế giới, sử dụng kiến trúc xếp chồng nano tấm ba chiều "Nanostack" hoàn toàn mới, tích hợp gần 100 tỷ bóng bán dẫn trên một chip duy nhất, mật độ gấp đôi so với thế hệ 2 nanomet. IBM dự kiến sẽ đưa vào sản xuất hàng loạt trong vòng 5 năm tới. (Tóm tắt trước đó: UBS và TD Cowen cùng ngày nâng giá mục tiêu của Arm lên 475 USD, lý do là doanh thu từ CPU tự phát triển trong tương lai) (Bổ sung bối cảnh: Định giá 2,5 tỷ USD! Nhà phát triển robot hình người Digit niêm yết qua SPAC) Ngành bán dẫn có một bức tường vô hình: bóng bán dẫn ngày càng nhỏ hơn, đến mức nguyên tử, hiệu ứng xuyên hầm lượng tử sẽ bắt đầu khiến dòng điện "xuyên tường", con đường thu nhỏ phẳng truyền thống gần như đi đến cuối. Ngành công nghiệp gọi nút thắt này là "điểm cuối của thu nhỏ quy trình", nhưng IBM tại hội nghị nghiên cứu VLSI 2026 tuyên bố đã tìm ra con đường mới để vượt qua bức tường này.

Bóng bán dẫn không còn thu nhỏ nữa, mà xếp chồng lên trên

Kiến trúc "Nanostack" mà IBM công bố, tên đầy đủ là thiết kế xếp chồng nano tấm ba chiều (three-dimensional, nanosheet-based design). Nói một cách đơn giản, không còn cố gắng làm bóng bán dẫn phẳng hơn và mỏng hơn, mà xếp chồng nhiều lớp bóng bán dẫn giống như các khối xây dựng theo chiều dọc đan xen, cho phép mỗi lớp tối ưu hóa vật liệu và hiệu suất một cách độc lập. Đây là một nâng cấp căn bản cho công nghệ "nano tấm". Bản thân công nghệ nano tấm là kiến trúc tiên tiến nhất hiện tại do IBM phát minh ở thế hệ trước, nay Nanostack thêm một chiều nữa lên trên nó. Giám đốc nghiên cứu IBM Jay Gambetta nói: "Chúng tôi không chỉ làm bóng bán dẫn nhỏ hơn, mà đang tái phát minh cách xây dựng chip." Về mặt xác minh kỹ thuật, IBM đã xác nhận Nanostack khả thi thông qua ba thử nghiệm chính: tích hợp CMOS với liên kết điện môi siêu mỏng, trình diễn kỹ thuật kênh đôi, và hoạt động thực tế của bộ đảo CMOS. Điều sau đặc biệt quan trọng, bộ đảo là đơn vị tính toán cơ bản nhất của mạch logic số, có thể chạy được chứng tỏ kiến trúc này khả thi trong môi trường mạch thực tế. Cũng tại hội nghị VLSI, bài báo nghiên cứu cho thấy kiến trúc Nanostack giảm diện tích SRAM 40%. Khi suy luận AI cần đọc nhiều trọng số mô hình, SRAM càng dày đặc, hiệu suất xử lý tải công việc AI của chip càng cao. Diện tích giảm 40% có nghĩa là cùng không gian có thể chứa nhiều bộ nhớ đệm hơn, hoặc cùng thể tích bộ nhớ đệm tiết kiệm được nhiều năng lượng hơn.

Sức căng so sánh đằng sau những con số

Để hiểu quy mô của công bố lần này, có một vài nhóm con số đáng để so sánh song song. Khi IBM công bố công nghệ 2 nanomet vào năm 2021, họ đã quảng bá cột mốc "50 tỷ bóng bán dẫn trên móng tay". Lần này, thế hệ 0,7 nanomet đưa con số trên cùng diện tích lên gần 100 tỷ, mật độ tăng gần gấp đôi. Nhưng "nút nanomet" ở đây trong bối cảnh bán dẫn hiện đại không phải là kích thước vật lý chính xác, mà là tên gọi cho thế hệ công nghệ. 0,7 nanomet không có nghĩa bóng bán dẫn thực sự rộng 0,7 nanomet, mà là một dấu hiệu thế hệ với bước nhảy vọt đáng kể so với thế hệ trước ở ba chiều: mật độ, hiệu suất và hiệu quả năng lượng. Chiều hiệu suất: So với chip 2 nanomet của IBM, hiệu suất tăng lên tới 50% ở cùng mức tiêu thụ điện năng; hoặc ngược lại, mức tiêu thụ điện năng giảm tới 70% ở cùng hiệu suất. Đối với các cụm huấn luyện AI cần tính toán quy mô lớn trong thời gian dài, chênh lệch hiệu quả năng lượng 70% trực tiếp chuyển thành giảm đáng kể chi phí điện và làm mát. Chiều thời gian: IBM cho biết "trong vòng 5 năm tới" có khả năng đưa vào sản xuất hàng loạt. Cách diễn đạt này vốn có tính linh hoạt đáng kể, 5 năm là kịch bản lạc quan, sản xuất thực tế phụ thuộc vào nhiều biến số như tỷ lệ đạt yêu cầu, chuỗi cung ứng và nhu cầu khách hàng. IBM đồng thời công bố kế hoạch xây dựng nhà máy đúc chip máy tính lượng tử thuần túy đầu tiên trên thế giới "Anderon", cho thấy năng lượng nghiên cứu của họ đang được thúc đẩy đồng thời trên nhiều đường lối kỹ thuật.