Sandisk tiết lộ bằng sáng chế về kiến trúc lưu trữ và tính toán 3D: phối hợp phân tầng giữa HBM và NAND

robot
Đang tạo bản tóm tắt
Tin tức của Mars Finance ngày 22 tháng 6, Sandisk gần đây tiết lộ một bằng sáng chế cho thấy công ty đề xuất kiến trúc xếp chồng 3D dựa trên hạt lưu trữ CBA: tích hợp trực tiếp chip tính toán như GPU hoặc AI tăng tốc vào trên các đơn vị lưu trữ logic NAND/CMOS, đặt chúng trong lớp trung gian, xung quanh là các chip HBM xếp chồng. Trong đó HBM chịu trách nhiệm truy cập băng thông cao và độ trễ thấp, còn lớp NAND đảm nhận nhiệm vụ đọc/ghi và lưu trữ dung lượng lớn. Thiết kế này nhằm giảm thiểu vấn đề giới hạn dung lượng của HBM (khoảng 32–64GB mỗi chồng). Trước đó, Sandisk đề xuất kiến trúc HBF, xếp chồng NAND theo chiều dọc bằng TSV, dung lượng có thể đạt 4TB, tăng 8–16 lần so với HBM, nhưng vẫn đối mặt với thách thức về độ trễ và độ phức tạp trong tích hợp hệ thống. So với DRAM, NAND có dung lượng lớn hơn và chi phí thấp hơn, nhưng tốc độ truy cập chậm hơn. Kiến trúc mới thông qua phân lớp 3D, đã đạt được sự bổ sung hoàn hảo giữa hai loại lưu trữ này. (Tiêu độ Garage)
Xem bản gốc
Trang này có thể chứa nội dung của bên thứ ba, được cung cấp chỉ nhằm mục đích thông tin (không phải là tuyên bố/bảo đảm) và không được coi là sự chứng thực cho quan điểm của Gate hoặc là lời khuyên về tài chính hoặc chuyên môn. Xem Tuyên bố từ chối trách nhiệm để biết chi tiết.
  • Phần thưởng
  • Bình luận
  • Đăng lại
  • Retweed
Bình luận
Thêm một bình luận
Thêm một bình luận
Không có bình luận
  • Đã ghim