Аналитик: Маршрут упаковки HBM изменился, SPHBM4 может подтолкнуть узкое место AI-чипов к базовым чипам

robot
Генерация тезисов в процессе
Мартовские новости, 23 июня, аналитик Damnang в статье, опубликованной 22 июня, заявил, что недавно выпущенный стандарт JEDEC SPHBM4 не предназначен для ускорения, увеличения или удешевления самой DRAM, а для изменения способа соединения HBM с GPU. Традиционный HBM4 требует соединения с GPU через силиконовый промежуточный слой, тогда как SPHBM4 пытается обойти силиконовый промежуточный слой и напрямую подключить HBM к органической упаковочной плате. Техническое ядро SPHBM4 — это повторное использование стека DRAM HBM4, при этом переосмысливается только нижний базовый чип. Традиционный HBM4 имеет 2048 сигнальных выводов, что требует силиконового промежуточного слоя для обработки очень плотных межсоединений; SPHBM4 уменьшает число выводов до 512 и с помощью 4:1 последовательной передачи увеличивает скорость одного вывода в четыре раза, что теоретически позволяет сохранить почти такой же общий пропускной способность, как у HBM4. Damnang считает, что ключ к этому стандарту — не в «дешевом HBM», а в высвобождении производственных мощностей для передовых упаковок. Хотя HBM дорого и дефицитен, в поставках AI-ускорителей также важны силиконовые промежуточные слои и CoWoS. Если HBM перестанет занимать площадь промежуточного слоя, то та же производственная мощность для промежуточных слоёв может поддерживать большее количество упаковок. В статье оценивается, что в высокопроизводительных AI-ускорителях площадь силиконового промежуточного слоя, занятого HBM, может достигать почти половины. Если эта часть будет исключена, то теоретически количество поддерживаемых упаковок на один чип может увеличиться в 1,5–2 раза. Однако реальный эффект зависит от уровня внедрения, выхода годных, конфигурации продукта и оставшейся площади промежуточного слоя на стороне GPU. Поэтому SPHBM4 действительно высвобождает производственные мощности, а не стоимость отдельного чипа. Даже если подобная технология позволит сэкономить от 22% до 40% стоимости упаковки, в общем бюджете AI-ускорителя это составит лишь несколько процентов. Важнее то, что после устранения узких мест в поставках, объем производства GPU и ASIC может увеличиться. Пользователи также могут не сразу заметить выгоду. В краткосрочной перспективе, даже если какая-то облачная компания или чипмейкер первыми внедрят SPHBM4, высвобожденные мощности CoWoS могут быть перераспределены TSMC среди очередных заказчиков, а наиболее способной к использованию новых мощностей останется Nvidia. Для облачных компаний, разрабатывающих собственные ASIC, ценность SPHBM4 более долгосрочная: снижение зависимости от больших силиконовых промежуточных слоёв и повышение гибкости проектирования и поставок. Значение всей индустрии также изменится. Damnang отмечает, что SPHBM4 перенесет технологическую нагрузку с плат и силиконовых промежуточных слоёв на высокоскоростной логический дизайн базового чипа. После повышения скорости одного вывода, важность PHY, SerDes, восстановления тактовых сигналов, балансировки и коррекции ошибок возрастет. Конкуренция в области HBM может сместиться с «кто сможет построить выше» на «кто сможет лучше реализовать нижний уровень логики». На уровне компаний, Samsung обладает преимуществом за счет вертикальной интеграции хранения данных, передовых технологических процессов и упаковки; SK Hynix и Micron больше зависят от TSMC для реализации сложных базовых чипов на передовых узлах; TSMC, несмотря на уменьшение площади промежуточного слоя, продолжает владеть технологиями CoWoS и контрактным производством базовых чипов; Intel, благодаря EMIB, высокоскоростным соединениям и передовым упаковочным технологиям, остается потенциальным игроком. Однако SPHBM4 пока находится в стадии «стандартизации и ожидания внедрения». Далее необходимо наблюдать за тремя аспектами: какая компания-производитель памяти первой выпустит продукт SPHBM4, смогут ли крупные облачные провайдеры включить этот дизайн в свои собственные ASIC, и будет ли JEDEC публиковать полные технические детали. Damnang — аналитик, давно следящий за полупроводниковой индустрией и инфраструктурой AI, его Substack посвящен анализу цепочек поставок полупроводников, памяти, передовых упаковок, производства на кремниевых пластинах и AI-чипов, его особенность — разбирать сложные инженерные задачи в понятной для инвесторов логике.
Посмотреть Оригинал
На этой странице может содержаться сторонний контент, который предоставляется исключительно в информационных целях (не в качестве заявлений/гарантий) и не должен рассматриваться как поддержка взглядов компании Gate или как финансовый или профессиональный совет. Подробности смотрите в разделе «Отказ от ответственности» .
  • Награда
  • комментарий
  • Репост
  • Поделиться
комментарий
Добавить комментарий
Добавить комментарий
Нет комментариев
  • Закреплено