Sandisk brevet déposé révèle l'architecture 3D de stockage et de calcul : collaboration hiérarchique entre HBM et NAND

robot
Création du résumé en cours
Mars Finance News 22 juin – Sandisk a récemment dévoilé un brevet montrant une architecture de pile 3D basée sur des grains de mémoire CBA : intégrer directement des puces de calcul telles que GPU ou accélérateurs AI au-dessus des unités de stockage logiques NAND/CMOS, et les placer dans une couche intermédiaire, entourée de puces HBM empilées. Parmi elles, le HBM est responsable d’un accès à haute bande passante et faible latence, tandis que la couche NAND gère les tâches de lecture/écriture et de stockage à grande capacité.
Ce design vise à atténuer le problème de capacité limitée du HBM (environ 32 à 64 Go par pile). Précédemment, Sandisk a proposé l’architecture HBF, empilant verticalement le NAND via TSV, avec une capacité pouvant atteindre 4 To, soit 8 à 16 fois celle du HBM, mais elle reste confrontée à des défis de latence et de complexité d’intégration système.
Comparé à la DRAM, le NAND offre une capacité plus élevée et un coût inférieur, mais avec une vitesse d’accès plus lente. La nouvelle architecture, par stratification 3D, réalise une complémentarité parfaite entre ces deux technologies. (Titan Garage)
Voir l'original
Cette page peut inclure du contenu de tiers fourni à des fins d'information uniquement. Gate ne garantit ni l'exactitude ni la validité de ces contenus, n’endosse pas les opinions exprimées, et ne fournit aucun conseil financier ou professionnel à travers ces informations. Voir la section Avertissement pour plus de détails.
  • Récompense
  • Commentaire
  • Reposter
  • Partager
Commentaire
Ajouter un commentaire
Ajouter un commentaire
Aucun commentaire
  • Épinglé