¿Qué es el empaquetado avanzado CoWoS? Por qué el suministro de chips de IA depende de algo más que de las GPU

En 2026, el empaquetado avanzado sigue siendo uno de los principales focos de la industria de los semiconductores. TSMC presentó una hoja de ruta para el empaquetado CoWoS a mayor escala en su simposio tecnológico anual, con planes de integrar más chiplets de cómputo y HBM mediante la ampliación del tamaño del encapsulado. Por su parte, TrendForce señaló en septiembre que, a medida que aumenta el tamaño de los aceleradores de IA, se espera que CoWoS-L siga siendo una solución de empaquetado importante para chips de IA de gama alta durante los próximos años.

Para NVIDIA, AMD y otros proveedores de chips de IA, incluso si pueden obtener suficientes obleas de nodos avanzados, la escasez de HBM o de capacidad de empaquetado avanzado podría impedirles completar las entregas de productos según lo previsto. Por ello, comprender CoWoS no solo ayuda a explicar cómo se fabrican los chips de IA, sino también a los inversores a analizar las limitaciones de capacidad, la competencia tecnológica y las oportunidades de negocio en toda la cadena de suministro de semiconductores.

Puntos clave:

• CoWoS es la tecnología de empaquetado avanzado de TSMC. Utiliza estructuras de interconexión de alta densidad para integrar GPU, chiplets de cómputo para aceleradores de IA y memoria de alto ancho de banda (HBM) en el mismo encapsulado.

• La producción de chips de IA depende de más factores que las obleas de GPU. Las obleas de nodos avanzados, la HBM, la capacidad de empaquetado CoWoS y los sustratos de encapsulado pueden afectar al número final de productos entregados.

• CoWoS-S, CoWoS-L y CoWoS-R utilizan diferentes estructuras de interconexión. A medida que los chips de IA aumentan de tamaño, CoWoS-L se está convirtiendo en una solución de empaquetado importante para grandes aceleradores de IA.

• NVIDIA, AMD y los proveedores de servicios en la nube compiten por recursos de empaquetado avanzado. El desarrollo de GPU de IA y ASIC personalizados implica que la demanda de CoWoS ya no se limita a un único fabricante de chips.

• La expansión de la capacidad de CoWoS podría afectar a la cadena de suministro de semiconductores. Sin embargo, un aumento de la demanda de empaquetado no significa que todas las empresas relacionadas alcancen el mismo nivel de crecimiento de beneficios. Las capacidades tecnológicas, los pedidos y las valoraciones siguen requiriendo un análisis cuidadoso.

¿Qué es CoWoS y en qué se diferencia del empaquetado de chips tradicional?

CoWoS significa Chip-on-Wafer-on-Substrate. Es una tecnología de empaquetado avanzado 2,5D cuya función principal consiste en conectar varios chips o chiplets mediante estructuras de interconexión de alta densidad para que puedan funcionar conjuntamente en el mismo encapsulado. A diferencia de los diseños que concentran todas las funciones en un único chip grande, CoWoS puede combinar chips de cómputo, memoria y otros componentes en un sistema más complejo.

El empaquetado de chips tradicional protege principalmente el chip, lo conecta a circuitos externos y proporciona rutas de alimentación y disipación térmica. En algunas soluciones de empaquetado tradicionales, los procesadores y la memoria se comunican mediante placas de circuito situadas fuera del encapsulado. A medida que la IA exige mayores velocidades de transferencia de datos, este tipo de conexión puede enfrentarse a limitaciones de ancho de banda, latencia y consumo energético. En cambio, CoWoS utiliza un interposer u otras estructuras de interconexión de alta densidad para reducir la distancia entre los distintos chips y mejorar la eficiencia del intercambio de datos.

Por ejemplo, un gran acelerador diseñado para el entrenamiento de IA puede necesitar conectarse simultáneamente a varias pilas de HBM. CoWoS puede instalar el chip de cómputo y la HBM en la misma estructura de encapsulado y utilizar interconexiones metálicas densas para permitir comunicaciones de alta velocidad. Este diseño no implica que la GPU y la HBM se fabriquen como un único chip. En su lugar, el empaquetado avanzado crea un sistema de cómputo estrechamente integrado. TSMC incluye CoWoS en su plataforma tecnológica 3DFabric y continúa ampliando sus estructuras de empaquetado para satisfacer las necesidades de la computación de alto rendimiento y las aplicaciones de IA.

¿Cómo integra CoWoS las GPU, la HBM y los interposers?

La estructura principal de CoWoS suele incluir chips lógicos de cómputo, HBM, estructuras de interconexión de alta densidad y un sustrato de encapsulado. El chip lógico realiza los cálculos de IA, la HBM proporciona acceso a datos de alta velocidad y el interposer o la estructura de interconexión local conecta las señales entre los distintos chips. A continuación, el sustrato de encapsulado conecta todo el módulo a la placa base del servidor y admite el suministro de energía y la transmisión de señales.

La HBM es un componente clave de esta estructura. En comparación con la memoria convencional de servidor, la HBM apila varias capas de chips DRAM y utiliza una interfaz amplia para proporcionar un ancho de banda de memoria muy elevado dentro de un área de encapsulado relativamente pequeña. Para tareas de inferencia de IA que leen con frecuencia parámetros de modelos y tareas de entrenamiento que requieren un intercambio intensivo de datos, la HBM puede ayudar a aliviar algunos cuellos de botella de acceso a memoria.

Sin embargo, la HBM solo puede ofrecer todo su rendimiento cuando el chip de cómputo puede acceder a ella de forma eficiente. CoWoS utiliza interconexiones densas para conectar el chip de cómputo con varias pilas de HBM, lo que permite que los datos recorran distancias más cortas. Esto no solo puede aumentar el ancho de banda, sino también mejorar la eficiencia energética en determinados procesos de transferencia de datos.

Por lo tanto, el rendimiento de un acelerador avanzado de IA depende de múltiples factores, como la arquitectura de cómputo, la configuración de HBM, las interconexiones de empaquetado y el software del sistema. Incluso si una GPU tiene una potencia de cómputo teórica muy elevada, su rendimiento en aplicaciones reales puede seguir siendo limitado si el ancho de banda de memoria es insuficiente o la eficiencia de transferencia de datos es baja.

¿Cuáles son las diferencias entre CoWoS-S, CoWoS-L y CoWoS-R?

TSMC ofrece actualmente tres soluciones tecnológicas principales: CoWoS-S, CoWoS-L y CoWoS-R. Comparten el objetivo de lograr una integración de chips de alta densidad, pero difieren en sus estructuras de interposer, escalabilidad y casos de uso aplicables.

CoWoS-S es una solución relativamente madura. Utiliza un gran interposer de silicio para conectar chips de cómputo y HBM, proporcionando una alta densidad de interconexión. A medida que los aceleradores de IA continúan incorporando más chiplets de cómputo y pilas de HBM, también sigue aumentando el área de encapsulado necesaria. La dificultad de fabricación, el coste y las limitaciones de tamaño de los grandes interposers de silicio se están convirtiendo gradualmente en cuestiones que deben abordarse.

CoWoS-L combina capas de redistribución con estructuras de interconexión local de silicio. Proporciona interconexiones de alta densidad donde se necesitan conexiones de alta velocidad, al tiempo que admite un área de encapsulado mayor. CoWoS-L de TSMC entró en producción en masa en 2024 y continúa evolucionando hacia tamaños mayores. En un estudio de 2026, TrendForce indicó que se espera que CoWoS-L mantenga su posición importante en el empaquetado avanzado de chips de IA de gama alta hasta 2028, respaldado por su madurez tecnológica y sus ventajas de rendimiento de fabricación.

CoWoS-R utiliza un interposer RDL basado en interconexiones de polímero y cobre, proporcionando opciones de diseño más flexibles en determinadas aplicaciones. Es importante señalar que ninguna de las tres soluciones tiene una clasificación de rendimiento absoluta aplicable a todos los productos. Los diseñadores de chips deben seleccionar la solución adecuada según la densidad de interconexión, el tamaño del encapsulado, los costes de fabricación, el rendimiento de fabricación y los requisitos del producto.

¿Por qué la demanda de chips de IA depende de más factores que la capacidad de GPU?

La fabricación de chips de IA implica múltiples etapas interconectadas. En primer lugar, una empresa de diseño de chips completa la arquitectura de una GPU o un acelerador de IA. Posteriormente, una fundición utiliza un proceso avanzado para fabricar el chip de cómputo. Al mismo tiempo, los fabricantes de memoria deben proporcionar HBM que cumpla las especificaciones requeridas, mientras que los fabricantes de empaquetado integran el chip de cómputo con la memoria. El producto pasa después por pruebas, ensamblaje de sustratos y otros procesos antes de poder entregarse.

Esto significa que la producción de obleas de GPU representa solo una parte de la capacidad de suministro de chips de IA. Supongamos que una empresa planea producir 100 000 aceleradores de IA y ha obtenido suficientes chips de cómputo, pero la HBM disponible solo permite fabricar 80 000 productos y la capacidad de empaquetado avanzado solo permite fabricar 60 000. En ese caso, el número final de productos terminados puede estar limitado por la etapa de empaquetado. Este ejemplo se proporciona únicamente para explicar las restricciones de la cadena de suministro y no representa datos reales de producción de ninguna empresa.

En marzo de 2026, un estudio publicado por Epoch AI estimó que, en 2025, NVIDIA, Google, AMD y Amazon, los cuatro principales diseñadores y compradores de chips de IA, consumieron conjuntamente más del 90 % de la capacidad global de CoWoS y del suministro de HBM, mientras que representaban una proporción relativamente menor de la producción de chiplets lógicos avanzados. Esto indica que, durante determinados periodos, el empaquetado avanzado y la HBM pueden estar más restringidos que el suministro de obleas lógicas avanzadas en el sentido convencional. Es importante señalar que el estudio utilizó un modelo de estimación y sus resultados no representan las tasas reales de utilización de capacidad de todos los fabricantes.

Por lo tanto, analizar el suministro de chips de IA requiere más que supervisar la capacidad de obleas de 3 nm o 2 nm de TSMC. También es necesario considerar las entregas de HBM, el rendimiento de fabricación del empaquetado, el suministro de sustratos y la capacidad de pruebas. Las tasas de expansión de capacidad difieren entre etapas, y los retrasos en cualquier etapa crítica podrían afectar a los plazos de lanzamiento y entrega de los productos finales.

¿Por qué NVIDIA, AMD y los proveedores de servicios en la nube compiten por la capacidad de CoWoS?

A medida que crece la demanda de cómputo de IA, tanto NVIDIA como AMD necesitan más recursos de empaquetado avanzado para respaldar sus productos GPU de próxima generación. Al mismo tiempo, grandes empresas tecnológicas como Google, Amazon, Microsoft y Meta están desarrollando sus propios aceleradores de IA. Aunque estos productos utilizan arquitecturas de cómputo diferentes, algunos también requieren HBM y tecnologías de empaquetado avanzado, lo que crea una demanda compartida en toda la cadena de suministro correspondiente.

Para NVIDIA, la capacidad de CoWoS está estrechamente vinculada a la capacidad de envío de GPU de IA de gama alta. Las GPU deben empaquetarse junto con HBM antes de poder integrarse posteriormente en sistemas a escala de servidor y rack. Incluso si la demanda de mercado de aceleradores de IA es elevada, una capacidad de empaquetado insuficiente puede obligar a las empresas a ajustar sus calendarios de entrega. AMD afronta desafíos similares, ya que el desarrollo de sus productos Instinct también requiere coordinación entre los recursos de obleas, HBM, empaquetado y sustratos.

En septiembre de 2026, TrendForce indicó que NVIDIA seguía avanzando en sistemas de IA de gran escala basados en racks, mientras que AMD promovía activamente sus productos de las series MI400/MI450. Al mismo tiempo, las TPU de Google, Trainium de Amazon y los ASIC internos de otros proveedores de servicios en la nube estaban ampliando sus implementaciones. Los distintos productos utilizan diferentes soluciones de empaquetado, pero la tendencia general es que más proveedores de chips de IA necesitan recursos de empaquetado de alta densidad y memoria de alta velocidad.

Esta competencia no significa que todos los chips de IA deban utilizar CoWoS. Tecnologías alternativas, como EMIB de Intel, también están evolucionando, y algunos chips pueden utilizar otras soluciones de empaquetado. El punto clave es que la computación de IA de gama alta sigue exigiendo una mayor densidad de interconexión de chips, un área de encapsulado mayor y más ancho de banda de memoria, lo que convierte al empaquetado avanzado en un recurso cada vez más importante de la cadena de suministro.

¿Por qué es difícil ampliar rápidamente la capacidad de CoWoS?

La ampliación de la capacidad de empaquetado avanzado implica más que añadir equipos. CoWoS incluye múltiples procesos complejos, como fabricación de alta precisión, colocación de chips, procesamiento de estructuras de interconexión, manipulación de materiales y pruebas de fiabilidad. A medida que aumentan las áreas de encapsulado y el número de chiplets, los fabricantes deben controlar más variables de proceso, lo que exige una mayor precisión de los equipos, un mejor rendimiento de fabricación y una mayor coordinación de la cadena de suministro.

El rendimiento de fabricación del empaquetado es un factor importante. Supongamos que un módulo de encapsulado grande contiene varios chiplets de cómputo de alto valor y pilas de HBM. Un defecto en una etapa crítica de fabricación podría afectar a la funcionalidad de todo el módulo. Cuanto más compleja sea la estructura de empaquetado, más deberán optimizar los fabricantes sus procesos, inspecciones y procedimientos de retrabajo. Por ello, una nueva línea de producción de empaquetado suele necesitar tiempo para pasar de su construcción a una producción en masa estable. La capacidad planificada no puede equipararse simplemente con la capacidad real de envío.

Además, la expansión de la capacidad de CoWoS se ve afectada por los equipos de etapas anteriores, los sustratos de encapsulado, los materiales y los recursos humanos. En abril de 2026, TrendForce indicó que la demanda de chips de IA había extendido la presión sobre el suministro desde la fabricación de obleas avanzadas hasta los equipos de empaquetado, los sustratos y los materiales relacionados. Incluso si TSMC continúa aumentando su capacidad de empaquetado, una expansión más lenta entre los proveedores de apoyo podría crear nuevos cuellos de botella.

Para los fabricantes de chips, esto también explica por qué la planificación de capacidad a largo plazo es cada vez más importante. Las empresas deben coordinarse con fundiciones, fabricantes de memoria y proveedores de empaquetado con antelación para garantizar que los recursos necesarios estén disponibles en las distintas etapas de fabricación aproximadamente al mismo tiempo. De lo contrario, el aumento de capacidad en una etapa puede no traducirse inmediatamente en mayores envíos de chips de IA finales.

¿Cómo está ampliando TSMC la capacidad de CoWoS? ¿Cuáles son las novedades de 2026?

TSMC está ampliando los tamaños de encapsulado, optimizando las estructuras de interconexión y aumentando la capacidad de producción para satisfacer los requisitos de rendimiento de cómputo y capacidad de memoria de los aceleradores de IA de próxima generación. A medida que los aceleradores de IA individuales integran más chiplets y HBM, las áreas de encapsulado continúan creciendo, lo que convierte las limitaciones de tamaño de los interposers tradicionales en un importante desafío técnico.

En mayo de 2026, TSMC presentó tecnologías CoWoS de mayor tamaño en un simposio tecnológico e indicó que había comenzado a producir una solución CoWoS con un tamaño equivalente a 5,5 veces el tamaño de retícula. Este múltiplo describe la escala del encapsulado en relación con el área estándar de exposición de la retícula. No significa que el rendimiento de cómputo aumente en el mismo múltiplo. La principal importancia de ampliar el tamaño del encapsulado es que permite integrar más chips de cómputo y componentes de memoria en el mismo encapsulado.

Hoja de ruta de expansión tecnológica de CoWoS de TSMC

Fuente: documentación tecnológica de CoWoS de TSMC y el simposio tecnológico de 2026. Los plazos futuros son planes y no indican una producción en masa ya completada.

Estos avances reflejan cambios en la forma en que escalan los chips de IA. En el pasado, adoptar procesos de fabricación de transistores más avanzados era una forma importante de mejorar el rendimiento de cómputo. Actualmente, los fabricantes también pueden mejorar las capacidades del sistema ampliando los tamaños de encapsulado e incrementando el número de chiplets y pilas de HBM. Sin embargo, los encapsulados más grandes también pueden generar desafíos relacionados con los costes de fabricación, el suministro de energía, la disipación térmica y el rendimiento de fabricación. El valor comercial real de estas hojas de ruta tecnológicas todavía debe evaluarse en función del rendimiento de la producción en masa.

¿Qué relación existe entre CoWoS, HBM, chiplets y procesos avanzados?

CoWoS, HBM, chiplets y procesos avanzados suelen aparecer juntos en los debates sobre la industria de chips de IA, pero no son los mismos conceptos tecnológicos. Los procesos avanzados afectan principalmente a la densidad de transistores, el rendimiento y el consumo energético de los chips lógicos. Los chiplets son un método de diseño que divide un sistema de chip complejo en varios chiplets. La HBM proporciona memoria de alto ancho de banda. CoWoS integra estos componentes en el mismo encapsulado mediante interconexiones de alta densidad.

Por ejemplo, un acelerador de IA puede utilizar un proceso avanzado para fabricar chiplets de cómputo y, posteriormente, conectar varios chiplets con HBM mediante CoWoS. Este diseño puede superar, en cierta medida, las limitaciones que afronta un único chip grande en términos de tamaño de fabricación e integración del sistema. Sin embargo, los chiplets no requieren necesariamente CoWoS, y la HBM no es indispensable para todos los chips de IA. La arquitectura específica depende de los objetivos de rendimiento, los costes de fabricación y los casos de uso del producto.

Desde la perspectiva de la cadena de suministro, estas tecnologías son altamente complementarias. Los procesos avanzados determinan las capacidades fundamentales de los chips de cómputo, la HBM proporciona ancho de banda de datos y el empaquetado avanzado determina la eficiencia con la que varios componentes pueden trabajar conjuntamente. Por ello, el desarrollo de la industria de chips de IA no puede atribuirse simplemente a la continua reducción de nodos de proceso. Requiere una optimización coordinada del diseño de chips, la fabricación, la memoria y el empaquetado.

¿Qué empresas de semiconductores podrían verse afectadas por el crecimiento de la demanda de CoWoS?

El aumento de la demanda de CoWoS afecta en primer lugar a las fundiciones y las empresas de empaquetado avanzado. TSMC no solo fabrica grandes volúmenes de chips lógicos avanzados, sino que también proporciona servicios de empaquetado CoWoS, lo que le permite participar en múltiples etapas, desde la fabricación inicial hasta la integración final. Sin embargo, ampliar la capacidad de empaquetado avanzado generalmente requiere una inversión de capital sustancial. Su contribución a los beneficios sigue dependiendo de la utilización de capacidad, el rendimiento de fabricación, los precios para clientes y los costes de depreciación.

Los proveedores de HBM y materiales para semiconductores constituyen otro grupo que podría verse afectado. Empresas como SK hynix, Samsung y Micron participan en el mercado de memoria de alto ancho de banda, mientras que los proveedores de sustratos avanzados de encapsulado, equipos y materiales relacionados también pueden beneficiarse de la creciente demanda de cómputo de IA. Sin embargo, las empresas difieren en sus combinaciones de productos, capacidades tecnológicas y estructuras de clientes. Toda la cadena de suministro no debe tratarse como una única categoría de crecimiento.

Para NVIDIA y AMD, una mayor capacidad de CoWoS podría mejorar las condiciones de suministro de aceleradores de IA de gama alta. Si los recursos de empaquetado están más disponibles, los fabricantes de chips pueden tener más facilidad para cumplir los pedidos de clientes. Sin embargo, una mejora del suministro también podría cambiar los precios y el panorama competitivo. En particular, a medida que más GPU de IA y ASIC personalizados entren en el mercado, los recursos de empaquetado avanzado podrían estar menos restringidos, y la competencia entre fabricantes podría centrarse más en el rendimiento real, los costes del sistema y los ecosistemas de software.

Por lo tanto, los inversores no deben deducir que los ingresos o el precio de las acciones de una empresa subirán necesariamente solo porque forme parte de la cadena de suministro de CoWoS. Entre los factores más importantes se encuentran la función específica de la empresa en la cadena de suministro, las barreras tecnológicas, los planes de expansión de capacidad, la concentración de clientes y los cambios futuros en los márgenes de beneficio.

¿Cómo pueden determinar los inversores si la expansión de la capacidad de CoWoS está creando oportunidades de inversión reales?

Los inversores que siguen las acciones de TSMC y del sector de semiconductores de IA deben distinguir entre la demanda del mercado, los planes de capacidad y las entregas reales. El aumento de la demanda de CoWoS indica que los clientes desean más recursos de empaquetado avanzado, pero la nueva capacidad planificada debe pasar por la instalación de equipos, la validación de procesos y la mejora del rendimiento de fabricación antes de poder convertirse gradualmente en producción vendible.

Los inversores pueden supervisar la utilización de capacidad y la combinación de productos. Si la capacidad de empaquetado avanzado se mantiene altamente utilizada durante un periodo prolongado, las empresas relacionadas podrían tener oportunidades favorables de crecimiento empresarial. Sin embargo, si la industria amplía la capacidad de forma agresiva mientras la demanda real de chips de IA no cumple las expectativas, la utilización de capacidad podría disminuir. Los costes de fabricación y los precios de productos también pueden variar entre las distintas soluciones tecnológicas CoWoS. La rentabilidad no puede evaluarse únicamente en función del área de encapsulado o del volumen de capacidad.

También deben considerarse las valoraciones empresariales y las expectativas del mercado. Los precios de las acciones de semiconductores suelen reflejar por adelantado las expectativas de crecimiento de los próximos trimestres o incluso de periodos más largos. Incluso si la demanda de CoWoS sigue creciendo, si el precio de las acciones de una empresa ya ha incorporado plenamente expectativas optimistas, el rendimiento financiero real podría no impulsar nuevos aumentos de valoración.

Para los inversores individuales, es preferible considerar CoWoS como una herramienta analítica para comprender la cadena de suministro de semiconductores de IA, en lugar de como una señal independiente de compra o venta. Una evaluación más completa de los cambios del sector requiere considerar el empaquetado avanzado junto con la HBM, las fundiciones de obleas, los envíos de GPU, las inversiones de capital de los clientes y los márgenes de beneficio empresariales.

Resumen

CoWoS es una importante tecnología de empaquetado avanzado que TSMC utiliza para la computación de alto rendimiento y los aceleradores de IA. Mediante estructuras de interconexión de alta densidad, integra GPU, chiplets de cómputo y HBM en el mismo encapsulado. Aborda más aspectos que el ensamblaje de chips. También afecta a la eficiencia de transferencia de datos entre el cómputo y la memoria, al rendimiento del sistema y a la escalabilidad de fabricación.

A medida que NVIDIA, AMD y los principales proveedores de servicios en la nube continúan desarrollando aceleradores de IA, el empaquetado avanzado se ha convertido en un factor importante que afecta al suministro de chips. Incluso si el suministro de obleas de nodos avanzados es suficiente, los cuellos de botella en HBM, CoWoS o sustratos de encapsulado podrían seguir limitando las entregas de productos finales.

En el futuro, a medida que CoWoS-L, las tecnologías de encapsulados grandes y otras soluciones de empaquetado avanzado sigan desarrollándose, la competencia entre chips de IA dependerá cada vez más de la coordinación entre las capacidades de fabricación, memoria e integración de sistemas. Para los inversores en semiconductores, comprender CoWoS proporciona una forma de examinar la dinámica real de oferta y demanda de la industria de IA más allá de las GPU. Sin embargo, las evaluaciones también deben incorporar los beneficios empresariales, la utilización de capacidad y las valoraciones de acciones.

Preguntas frecuentes

¿Qué es CoWoS?

CoWoS es una tecnología de empaquetado avanzado desarrollada por TSMC. Integra chips de cómputo con componentes como HBM en el mismo encapsulado mediante estructuras de interconexión de alta densidad. Se utiliza principalmente en IA y computación de alto rendimiento.

¿CoWoS es un empaquetado 2,5D o 3D?

CoWoS suele clasificarse como una tecnología de empaquetado avanzado 2,5D. Puede conectar varios chips en el mismo encapsulado y también puede integrar HBM, que utiliza estructuras internas de apilamiento 3D. Sin embargo, CoWoS no debe equipararse directamente con todas las tecnologías de apilamiento de chips 3D.

¿Cuál es la diferencia entre CoWoS y HBM?

La HBM es una tecnología de memoria de alto ancho de banda, mientras que CoWoS es una tecnología de empaquetado avanzado. La HBM proporciona acceso a datos de alta velocidad, mientras que CoWoS ayuda a establecer interconexiones de alta densidad entre los chips de cómputo y la HBM.

¿Por qué CoWoS afecta al suministro de GPU de NVIDIA y AMD?

Las GPU de IA de gama alta normalmente deben empaquetarse con HBM antes de poder entregarse. Si la capacidad de CoWoS es insuficiente, los chips de cómputo que ya se han fabricado podrían seguir sin poder convertirse en productos finales según lo previsto.

¿Por qué CoWoS-L es cada vez más importante?

CoWoS-L puede admitir una integración de chips a mayor escala mediante RDL y estructuras de interconexión local de silicio, satisfaciendo la demanda de los aceleradores de IA de próxima generación de más chiplets de cómputo y HBM.

¿El aumento de la capacidad de CoWoS significa que el precio de las acciones de TSMC subirá sin duda?

No necesariamente. La expansión de capacidad puede crear oportunidades de negocio, pero el rendimiento de las acciones también depende de las inversiones de capital, los costes de fabricación, la utilización de capacidad, la rentabilidad y la valoración de mercado.