IBM 周四公布了世界上首个亚 1 纳米芯片技术，这是一款 0.7 纳米节点的研究原型，指甲盖大小的芯片上集成了近 1000 亿个晶体管。
这项公告的核心是 IBM 所称的“纳米堆栈”，一种在纽约州奥尔巴尼半导体研究设施开发的全新三维晶体管架构。该设计将晶体管垂直堆叠并交错布置在两个键合层中，使用超薄介电材料将其隔开。
这种方法与 IBM 率先推出且业界广泛采用的纳米片技术有本质区别。纳米片技术是在二维平面上压缩特征尺寸，而纳米堆栈则在第三维度上增加密度。
“我们不仅是在制造更小的晶体管，更是在重新设计芯片的构建方式，以带来更强大的性能和能效，”IBM 研究院院长兼 IBM 院士 Jay Gambetta 表示。
IBM 在 2026 年 VLSI 国际研讨会上公布的技术成果显示，与 2021 年 IBM 的 2 纳米芯片相比，取得了以下进展：
SRAM 的改进对 AI 工作负载尤为重要。片上内存带宽是 AI 加速器的关键限制因素，而更好的 SRAM 缩放使芯片设计者能够在不增加面积或功耗的情况下，将更多内存集成到更靠近处理器的位置。
现代工艺节点编号已不再对应实际物理尺寸。IBM 纳米堆栈设计中的晶体管沟道层厚度约为 5 纳米，相当于约 15 个硅原子。0.7 纳米的命名反映了密度和性能代际，而非芯片上每个特征尺寸的直接测量值。
IBM 直接承认了这一点。该公司的立场是，纳米堆栈方法通过垂直方向而非将所有尺寸缩小至原子极限来实现亚 1 纳米缩放所预期的有效增益。
随着传统二维缩小方式遭遇物理限制（包括量子隧穿、散热和制造成本），半导体行业面临日益增长的压力。纯光刻技术改进带来的性能提升速度已放缓。
IBM 的方法通过 3D 顺序集成来增加密度以解决这一问题。该公司预计纳米堆栈架构可支持从现阶段起至少十年的持续缩放。
Techinsights 的 Dan Hutcheson 表示，这一进展“为路线图增添了 10 到 15 年”。
主要竞争对手英特尔、三星和台积电也在探索相关的三维晶体管策略，包括互补场效应晶体管设计。IBM 的公告代表了一种经过验证的亚 1 纳米阈值可行路径的工作演示。
IBM 与 Lam Research、东京电子、SCREEN Semiconductor Solutions 等合作伙伴共同开展此项工作。奥尔巴尼设施还将配备一台来自 ASML 的高数值孔径极紫外光刻机，这是逻辑缩放下一阶段所需的系统。
IBM 还单独宣布计划成立 Anderon，一家独立的量子代工厂，旨在商业规模制造量子晶圆。
纳米堆栈芯片仍是一个研究原型，不过 IBM 确认已展示了功能正常的 CMOS 反相器操作，并达到预期开关性能。IBM 认为该技术最早可在五年内（约 2031 年）实现量产应用。
这一公告并不预示着即将推出产品。它表明该行业的下一代硬件已具备可行的结构基础。
153.39万 热度
3.47万 热度
31.8万 热度
52.11万 热度
97.87万 热度
IBM 发布 1000 亿晶体管的 1 纳米以下芯片，延续摩尔定律
IBM 周四公布了世界上首个亚 1 纳米芯片技术，这是一款 0.7 纳米节点的研究原型，指甲盖大小的芯片上集成了近 1000 亿个晶体管。
全新架构，而非更小的芯片
这项公告的核心是 IBM 所称的“纳米堆栈”，一种在纽约州奥尔巴尼半导体研究设施开发的全新三维晶体管架构。该设计将晶体管垂直堆叠并交错布置在两个键合层中，使用超薄介电材料将其隔开。
这种方法与 IBM 率先推出且业界广泛采用的纳米片技术有本质区别。纳米片技术是在二维平面上压缩特征尺寸，而纳米堆栈则在第三维度上增加密度。
“我们不仅是在制造更小的晶体管，更是在重新设计芯片的构建方式，以带来更强大的性能和能效，”IBM 研究院院长兼 IBM 院士 Jay Gambetta 表示。
数据揭示的性能提升
IBM 在 2026 年 VLSI 国际研讨会上公布的技术成果显示，与 2021 年 IBM 的 2 纳米芯片相比，取得了以下进展：
SRAM 的改进对 AI 工作负载尤为重要。片上内存带宽是 AI 加速器的关键限制因素，而更好的 SRAM 缩放使芯片设计者能够在不增加面积或功耗的情况下，将更多内存集成到更靠近处理器的位置。
0.7 纳米标识需结合上下文理解
现代工艺节点编号已不再对应实际物理尺寸。IBM 纳米堆栈设计中的晶体管沟道层厚度约为 5 纳米，相当于约 15 个硅原子。0.7 纳米的命名反映了密度和性能代际，而非芯片上每个特征尺寸的直接测量值。
IBM 直接承认了这一点。该公司的立场是，纳米堆栈方法通过垂直方向而非将所有尺寸缩小至原子极限来实现亚 1 纳米缩放所预期的有效增益。
摩尔定律的延续之路
随着传统二维缩小方式遭遇物理限制（包括量子隧穿、散热和制造成本），半导体行业面临日益增长的压力。纯光刻技术改进带来的性能提升速度已放缓。
IBM 的方法通过 3D 顺序集成来增加密度以解决这一问题。该公司预计纳米堆栈架构可支持从现阶段起至少十年的持续缩放。
Techinsights 的 Dan Hutcheson 表示，这一进展“为路线图增添了 10 到 15 年”。
主要竞争对手英特尔、三星和台积电也在探索相关的三维晶体管策略，包括互补场效应晶体管设计。IBM 的公告代表了一种经过验证的亚 1 纳米阈值可行路径的工作演示。
奥尔巴尼研究生态系统
IBM 与 Lam Research、东京电子、SCREEN Semiconductor Solutions 等合作伙伴共同开展此项工作。奥尔巴尼设施还将配备一台来自 ASML 的高数值孔径极紫外光刻机，这是逻辑缩放下一阶段所需的系统。
IBM 还单独宣布计划成立 Anderon，一家独立的量子代工厂，旨在商业规模制造量子晶圆。
量产时间表
纳米堆栈芯片仍是一个研究原型，不过 IBM 确认已展示了功能正常的 CMOS 反相器操作，并达到预期开关性能。IBM 认为该技术最早可在五年内（约 2031 年）实现量产应用。
这一公告并不预示着即将推出产品。它表明该行业的下一代硬件已具备可行的结构基础。