台积电全力推进 CoPoS 封装料 2028 年量产！TrendForce：台湾面板厂凭 FOPLP 抢占玻璃基板商机

据研调机构 TrendForce 最新报告，AI 半导体需求正引爆先进封装技术大战。台积电（TSMC）正全力推进 CoPoS 封装架构，预计 2028 年下半年量产。同时，台湾面板厂与在地设备材料生态系，凭借扇出型面板级封装（FOPLP）的领先优势，有望在 2030 年后的「玻璃核心基板」世代中大幅缩短学习曲线，抢下庞大商机。
（前情提要：台积电遭「专利蟑螂」提告！2家美公司控告侵权，智慧局长：台积电已反击挑战无效）
（背景补充：The Information：Google 计划委托三星生产第 10 代 AI 晶片「Icefish」，分散台积电供应短缺风险）

本文目录

Toggle

• 玻璃核心基板面临两大技术高墙
• 台湾面板厂具备先发优势，完美互补晶圆厂
• 在地材料与设备生态系成型

人工智能（AI）算力军备竞赛推动先进封装技术不断突破，其中扇出型面板级封装（Fan-Out Panel-Level Packaging，FOPLP）已成半导体产业的新战场。根据研调机构 TrendForce 于 2026 年 6 月 17 日发布的最新报告指出，晶圆代工龙头台积电（TSMC）目前正将火力集中于其 Chip-on-Panel-on-Substrate（CoPoS）封装架构，并已标准化采用 310 × 310 mm 的面板尺寸。

针对 CoPoS 技术，台积电制定了明确的发展时间表：2026 年将是相关设备与材料供应商的关键验证年，目标在 2027 年进入试产（pilot production），并预计于 2028 年下半年正式步入量产。而在 CoPoS 之后，台积电的下一个重头戏将是技术门槛更高的「玻璃核心基板（glass core substrate）」，预估商业化量产时间将落在 2030 年之后。

玻璃核心基板面临两大技术高墙

尽管玻璃基板的平坦度优于传统有机基板，但要在超过 500 × 500 mm 的大尺寸面板上维持纳米级平坦度极为困难。TrendForce 点出该技术目前面临的两大挑战：

• 穿玻璃通孔（Through-Glass Via，TGV）制程难题： 包含激光能量波动导致的通孔尺寸不一致、钻孔过程产生的微观玻璃裂纹、亚 10 μm 级微小通孔因蚀刻剂渗透性不足导致的金属化困难，以及在高量产环境下需要极高精度的动态对位技术。
• 材料热应力挑战： 多层异质材料间的热膨胀系数（CTE）若不匹配，极易在制程中产生翘曲（warpage），严重影响曝光对位精度与最终良率。

台湾面板厂具备先发优势，完美互补晶圆厂

面对这些技术高墙，台湾面板厂却握有明显的先发优势。TrendForce 分析，台湾多家面板厂已在成熟制程应用（如 PMIC、RF 元件）实现 FOPLP 量产，封装尺寸最高可达 620 × 750 mm。借由充分利用已折旧的大型世代显示器产线，面板厂不仅提升了产线价值、开创新营收来源，其数十年累积的大尺寸玻璃处理、精密对位与均匀沉积经验，更为未来的 TGV 及先进基板制程奠定了坚实基础。这种能力与传统半导体晶圆厂及 OSAT（委外封测代工厂）业者形成了明显的互补与差异化。

在地材料与设备生态系成型

同时，台湾在地的材料与设备生态系也正快速跟上并取得突破。在材料端，特化化学品供应商已成功推出低温固化介电材料，能将制程温度降至 180°C 以下，有效减少热应力累积并降低封装翘曲风险。在设备端，部分供应商采用了「激光改质结合化学蚀刻」的两步骤通孔形成技术，比传统直接激光剥蚀更能精准控制 10 μm 以下的通孔几何形状，该技术目前已通过国际主要 IDM 厂商验证，出货量正逐步攀升。

TrendForce 在结论中强调，台湾在大尺寸玻璃加工的深厚经验，结合领先半导体大厂的先进封装与制程整合能力，已构筑出独特的竞争优势。在在地材料设备生态系逐渐成熟，以及台积电持续推动本土化策略的双重支持下，台湾有望大幅缩短玻璃核心基板的学习曲线，为面板产业的转型升级开辟一条全新路径。