Intel делает ставку на «вариант архитектуры 1,4 нм»… Рассматривает подачу питания как с передней, так и с задней стороны

По сообщениям, интегрированный производитель устройств (IDM) Intel внутренне рассматривает архитектуру, использующую подачу питания как с передней, так и с задней стороны, чтобы догнать своих конкурентов на ультратонком узле класса 1,4 нм. Согласно отраслевым данным, Intel планировала применить «PowerDirect», технологию только с подачей питания с задней стороны (BSPDN), на 14A, базовом процессе класса 1,4 нм. Однако для последующего процесса 14A2, как сообщается, рассматривается внедрение архитектуры «Dual side», которая использует как переднюю, так и заднюю стороны. Это структурное изменение напрямую связано с ограничением литографии (стохастические дефекты), которое возникает при сужении шага нижнего металлического межсоединения (M0), к которому стремится Intel, до примерно 21 нм.

Intel официально объявила о плане повысить плотность чипов в 1,3 раза по сравнению с существующим 18A, чтобы догнать TSMC N2/A14 и Samsung SF2Z. Процесс 14A нацелен на шаг M0 около 28 нм, но благодаря улучшениям в стиле полуузла, как анализируется, 14A2 уменьшит шаг M0 до 21 нм. В этом случае даже при двукратной литографии (двойное экспонирование) общий прирост плотности достаточен для того, чтобы экономика инструментов High NA EUV, стоимость которых составляет сотни миллиардов вон за единицу, фактически улучшилась.

Проблема в том, что как только линии схем становятся чрезвычайно тонкими (21 нм или меньше), сопротивление межсоединений возрастает экспоненциально. Инфраструктура наносквозных кремниевых переходов (nTSV), изначально созданная для подачи питания с задней стороны, сама по себе не может выдержать плотность тока, требуемую транзисторами, что приводит к «падению IR», при котором напряжение резко падает. Соответственно, по анализу, Intel приняла гибридную структуру, которая сохраняет сеть подачи питания с задней стороны в качестве основного пути, одновременно перераспределяя часть переднего металлического межсоединения обратно на вспомогательное питание и тактовые сигналы, чтобы обеспечить запас мощности, который стал недостаточным из-за масштабирования и ограничений литографии. Несмотря на недостаток в виде большей сложности межсоединений, это рассматривается как «продукт компромисса», обратный вариант архитектуры, предпринятый для выжимания спецификаций процесса 21 нм.

У Intel мало времени. Согласно дорожной карте, 14A запланирован на начало рискованного производства в 2028 году и выход на массовое производство в 2029 году. С этой целью Intel планирует распространить версию 0.9 набора проектных средств (PDK) процесса 14A внешним клиентам в октябре этого года, и теперь перед ней стоит задача закрепить твердые заказы от крупных фаблесс-клиентов в ближайшие 18 месяцев. Для сравнения, конкурент TSMC уже обеспечил стабильный выход годных на своем 2-нм (N2) процессе в течение 2025 и 2026 годов, завершив выход на рынок в соответствии с графиком запуска продукции своего крупнейшего клиента Apple. Более того, к тому времени, когда Intel начнет рискованное производство 14A в 2028 году, TSMC планирует уже поставить на рынок готовые продукты настоящего 1,4 нм (A14). Samsung Electronics также планирует коммерциализировать «SF2Z», улучшенный 2-нм процесс с подачей питания с задней стороны, в 2027 году. Самым большим оружием Samsung является мастерство в транзисторах Gate All Around (GAA), которое она оттачивает с момента первого внедрения структуры на 3-нм узле.

Один отраслевой чиновник пояснил: «В то время как Intel изо всех сил пытается обеспечить выход годных, потому что впервые внедрила GAA и BSPDN вместе на 20A/18A, Samsung просто наслаивает подачу питания с задней стороны (BSPDN) поверх уже проверенной 2-нм структуры GAA, поэтому ее технический риск намного ниже».
$INTC