Le mur de la mémoire : comment la pénurie de HBM redéfinit l’économie de l’intelligence artificielle

Une contrainte discrète émerge au cœur du déploiement de l’intelligence artificielle, et elle ne concerne pas la disponibilité de la puissance de calcul elle-même. Il s’agit de la mémoire qui l’alimente. Au cours des derniers mois, une pénurie mondiale de mémoire à large bande passante est passée du statut de détail de la chaîne d’approvisionnement à celui de force déterminante façonnant les prix, les stratégies des entreprises et le rythme auquel les infrastructures d’IA peuvent être déployées. Ses effets sont désormais visibles dans l’ensemble de la chaîne de valeur, du coût des cartes accélératrices à Shenzhen aux marges brutes des plus grands fabricants mondiaux de semi-conducteurs.

Les mécanismes de cette pénurie sont simples, même si leurs implications ne le sont pas. La mémoire à large bande passante, ou HBM, est une forme spécialisée de mémoire vive dynamique qui empile verticalement des couches de puces mémoire et les relie à un processeur par des milliers de canaux microscopiques. C’est ce qui permet à un accélérateur d’IA d’accéder à de vastes quantités de données à des vitesses que la mémoire conventionnelle ne peut égaler. À mesure que les modèles d’IA sont devenus plus volumineux et plus complexes, la quantité de HBM requise par processeur a fortement augmenté. Le H100 de Nvidia embarquait 80 gigaoctets de HBM. Le B200 en embarque 192 gigaoctets. Le Blackwell Ultra en embarque 288 gigaoctets, soit une multiplication par 3,6 en à peine deux générations.

Le problème est que la production de HBM est nettement plus difficile que celle de mémoire standard. Elle nécessite des vias traversant le silicium, un amincissement des tranches, un empilement, des tests et un assemblage avancé, autant d’opérations qui mobilisent des capacités de production et offrent un rendement inférieur à celui de la DRAM conventionnelle. Chaque gigaoctet de HBM consomme environ quatre fois plus de capacité de production de tranches que la DRAM standard, et les rendements restent compris entre 50 et 60 %. Lorsque trois entreprises représentent la quasi-totalité de l’offre mondiale et qu’elles ont réaffecté des espaces en salle blanche qui produisaient autrefois de la mémoire grand public à la HBM, plus rentable, le résultat est une tension structurelle qui s’étend bien au-delà du seul segment de l’IA.

Les chiffres décrivant cette tension sont frappants. Le marché total de la HBM devrait passer de 35 milliards de dollars en 2025 à 54,6 milliards de dollars en 2026, soit une hausse de plus de 50 % en une seule année. Samsung et SK Hynix ont augmenté de près de 20 % les prix contractuels pour 2026 de la HBM de génération actuelle, et le marché s’attend à ce que les empilements HBM4 de prochaine génération se stabilisent entre 500 et 600 dollars l’unité, soit 55 à 70 % de plus que les niveaux actuels. Des sources du secteur citées par DigiTimes suggèrent que le prix de la HBM4 pourrait passer d’environ 2 dollars par gigabit au second semestre 2026 à 4 ou 5 dollars, voire davantage, sous l’effet de l’extrême complexité du processus de fabrication, qui nécessite quatre à six mois de production et affiche des rendements initiaux nettement inférieurs.

Ces hausses de prix se propagent désormais de manière visible dans la chaîne d’approvisionnement. En Chine, où les contrôles à l’exportation ont limité l’accès à la mémoire avancée des trois fournisseurs dominants, les fabricants de puces d’IA sont de plus en plus contraints de recourir à des circuits du marché gris, en payant plusieurs fois le prix acquitté par les acheteurs hors de Chine pour les mêmes composants. Il en résulte de fortes hausses du coût des cartes accélératrices finies. Huawei a relevé le prix indicatif de sa carte Ascend 950DT à plus de 250 000 yuans, soit environ 37 000 dollars, une hausse de 20 à 50 % par rapport aux prix cités deux mois plus tôt. Cambricon a relevé de 20 à 30 % le prix de son processeur de prochaine génération. Même les produits des générations précédentes ont augmenté : l’Ascend 950PR, qui se vendait environ 60 000 yuans par carte au début de l’année, atteint désormais plus de 80 000 yuans. Comme la mémoire représente une part importante du coût de production d’un accélérateur, ces prix plus élevés se répercutent directement sur les cartes finies, augmentant le coût de construction des capacités de calcul pour l’IA précisément au moment où la demande pour ces capacités s’accélère.

Les effets ne se limitent pas à la Chine. La pénurie a renforcé la position des fournisseurs de mémoire face aux entreprises qui achètent leurs produits. Micron, qui est depuis longtemps le plus petit des trois producteurs de HBM, prévoit de presque doubler sa capacité mensuelle de production de tranches HBM pour atteindre environ 100 000 tranches d’ici fin 2026, contre 40 000 à 50 000 tranches l’an dernier. Samsung et SK Hynix disposent chacun d’une capacité mensuelle de HBM d’environ 150 000 à 200 000 tranches, soit trois à quatre fois l’échelle actuelle de Micron. L’écart se réduit, mais il reste important. Plus important encore, le pouvoir de fixation des prix lié à la rareté est désormais fermement entre les mains des fournisseurs. Comme l’a indiqué une analyse, la pénurie de mémoire est l’une des rares tendances de l’IA dans lesquelles Nvidia peut à la fois bénéficier d’une demande finale plus forte et perdre un peu de pouvoir de négociation face à un fournisseur.

Ce changement a des implications qui dépassent les marges de chaque entreprise. Le marché plus large de la mémoire est remodelé par les mêmes forces. Les prix contractuels de la DRAM conventionnelle ont augmenté d’environ 90 à 95 % d’un trimestre sur l’autre au cours des trois premiers mois de 2026, une hausse trimestrielle record. Les prix contractuels de la NAND ont progressé de 55 à 60 % sur la même période, et de nouvelles hausses de 70 à 75 % sont prévues pour le deuxième trimestre. Fin août, le ratio de suffisance de l’offre sur le marché spot était passé sous 50 %, ce qui signifie que les fabricants de modules et les équipementiers n’étaient pas en mesure de se procurer suffisamment de DRAM et de NAND à usage général pour répondre à leurs besoins. Certains produits mémoire plus anciens, comme la DDR4, se négocient à des prix supérieurs à ceux de la DDR5 plus récente, car les capacités ont été réorientées vers des produits plus rentables. Des analystes indépendants décrivent désormais la situation comme la plus forte pénurie de mémoire de l’histoire, avec des prix élevés qui devraient persister jusqu’à la fin de la décennie.

Sur le plan technique, la pénurie reflète un déséquilibre plus profond contre lequel les ingénieurs mettent en garde depuis des années. Les performances de calcul des accélérateurs d’IA triplent environ tous les deux ans, tandis que la bande passante de la HBM augmente de moins du double sur la même période. L’écart entre la vitesse à laquelle un processeur peut effectuer des calculs et celle à laquelle les données peuvent lui parvenir s’accroît, au lieu de se réduire. Comme l’a déclaré un chercheur de Micron lors d’une récente conférence du secteur, ce mur de la mémoire ne rétrécit pas ; il grandit. En pratique, ajouter davantage de puissance de calcul à un système produit des rendements décroissants si la mémoire ne peut pas fournir les données assez rapidement pour maintenir les unités de calcul occupées. Pour l’inférence des grands modèles de langage, notamment dans les tâches avec de petites tailles de lots et de longs contextes, le système peut consacrer l’essentiel de son temps à lire les poids et le cache plutôt qu’à effectuer des calculs. Dans cet environnement, une bande passante mémoire plus élevée peut avoir davantage de valeur qu’une puissance de calcul brute supérieure.

La réponse du secteur a consisté à traiter la mémoire non pas comme un réservoir unique, mais comme un système en couches. Les données les plus sollicitées, les poids et les caches clé-valeur qui doivent être consultés immédiatement, résident dans la HBM. Les données moins urgentes sont stockées dans la mémoire DDR ou LPDDR. Les données les plus froides, les paramètres des modèles et les caches consultés peu fréquemment, sont conservées sur des disques SSD. La gestion efficace de cette hiérarchie nécessite des logiciels capables de prévoir les données qui seront nécessaires et de les déplacer efficacement entre les différentes couches. Il s’agit d’un problème qui relève autant des logiciels et de la conception des systèmes que du matériel.

Pour ceux qui suivent les marchés des actifs numériques, la pénurie de mémoire offre une perspective utile sur le cycle plus large des infrastructures d’IA. Les mêmes forces qui stimulent la demande de HBM, à savoir l’expansion des capacités d’entraînement et d’inférence des modèles, façonnent les flux de capitaux, la demande énergétique et la stratégie des entreprises dans l’ensemble du secteur technologique. Les centres de données construits pour entraîner et exécuter de grands modèles de langage sont conçus pour accueillir des infrastructures financières tokenisées, et les investisseurs institutionnels qui financent les déploiements d’IA sont de plus en plus les mêmes que ceux qui allouent des capitaux aux actifs numériques. Les deux univers deviennent de plus en plus difficiles à dissocier, et la pénurie de mémoire se situe à leur intersection.

Que devrait surveiller un observateur attentif au cours des prochains trimestres ? Premièrement, l’évolution des prix de la HBM4. Les contrats actuellement négociés détermineront la base de coûts de la prochaine génération d’accélérateurs d’IA, et ces coûts se refléteront à terme dans le prix des services d’IA. Deuxièmement, le rythme d’expansion des capacités de Micron, Samsung et SK Hynix. Le doublement prévu de la capacité de production de tranches de Micron est important, mais une nouvelle offre significative ne devrait pas commencer à soulager le marché avant fin 2027 au plus tôt. Troisièmement, la volonté des fabricants de puces d’IA d’absorber des coûts de mémoire plus élevés. Si les marges se compriment trop, cela pourrait ralentir le rythme de déploiement des infrastructures, ce qui aurait des répercussions sur l’ensemble de la chaîne d’approvisionnement de l’IA.

La vérité plus profonde est que le déploiement de l’IA est entré dans une phase où les contraintes déterminantes ne concernent plus seulement le nombre de processeurs pouvant être fabriqués. Elles concernent la capacité des infrastructures environnantes — mémoire, assemblage, alimentation électrique et refroidissement — à suivre le rythme. La HBM est l’exemple le plus clair de ce changement, mais ce ne sera pas le dernier. Le secteur comprend qu’une intelligence à grande échelle nécessite non seulement de la puissance de calcul, mais aussi la capacité d’acheminer efficacement les données vers cette puissance de calcul. Les entreprises qui résoudront ce problème capteront une part substantielle de la valeur créée. Les autres observeront, calculeront et se prépareront.
#ShareWeekly
#HBMShortageBoostsAIChipPrices