SemiAnalysis : La prochaine génération de TPU de Google utilisera l'emballage EMIB-T d'Intel.

Le 1er juillet, selon des informations de la société d'analyse de semi-conducteurs SemiAnalysis, le prochain TPU de Google, nom de code Humufish, abandonnera l'emballage CoWoS de TSMC au profit de la technologie EMIB-T d'Intel.

Actuellement, le CoWoS de TSMC est la norme par défaut de l'industrie pour l'emballage des puces IA. En tant que géant technologique de premier plan, si le produit phare de Google migre avec succès vers le système d'emballage d'Intel, cela aura un impact sur TSMC. SemiAnalysis a déclaré sur la plateforme X :

"Le prochain TPU de Google, nom de code Humufish, utilisera l'EMIB-T d'Intel, et non le CoWoS de TSMC. CoWoS est le choix par défaut de l'industrie, et c'est pourquoi le passage d'un composant phare à une autre solution mérite l'attention."

La différence fondamentale réside dans le chemin physique de l'emballage. CoWoS place toutes les puces (dies) sur un grand interposeur en silicium ou en RDL. La technologie EMIB d'Intel, quant à elle, intègre de petits ponts en silicium directement dans le substrat organique, ne réalisant des ponts que là où des connexions inter-puces sont nécessaires.

Se libérer des limites du masque et réduire les coûts

L'interposeur en silicium de CoWoS de TSMC est imprimé par lithographie, donc sa taille physique est strictement limitée par la limite du masque.

SemiAnalysis explique : "La version monolithique (CoWoS-S) est limitée à environ 3,3 fois la taille du masque, ce qui a poussé TSMC à passer au CoWoS-L. EMIB n'est pas contraint par la limite du masque, c'est donc une technologie beaucoup plus évolutive."

Outre le dépassement des limites de taille, le coût et l'efficacité sont un autre moteur clé. EMIB supprime complètement l'interposeur coûteux, ce qui réduit considérablement le coût de l'emballage.

Une différence plus intuitive réside dans l'utilisation des tranches de silicium. Les tranches sont circulaires ; si l'on veut en découper de grands interposeurs, les bords génèrent beaucoup de déchets, et plus la taille est grande, plus le rendement est faible. C'est comme essayer de découper de grands carrés de pâte dans une boule de pâte ronde : les chutes sont inévitables.

En comparaison, SemiAnalysis indique : "Les petits ponts en silicium peuvent être disposés de manière dense, avec presque aucun gaspillage." De plus, ce choix offre à l'acheteur un second fournisseur en dehors de TSMC.

Alimentation verticale renforcée, EMIB-T adapté à la prochaine génération de HBM

Humufish utilise spécifiquement la technologie EMIB-T, où le "T" représente les TSV (Through-Silicon Vias). Cette conception résout le problème d'alimentation dans l'emballage traditionnel.

SemiAnalysis explique que l'EMIB standard n'a pas de vias dans les ponts en silicium, l'électricité doit contourner le pont via le substrat, ce qui met la pression sur l'alimentation. "EMIB-T fait passer l'électricité verticalement directement à travers les ponts en silicium, et ajoute des condensateurs et des plans de masse pour fournir une alimentation plus propre."

Cette amélioration architecturale vise précisément à permettre à la puce de s'adapter aux besoins de la prochaine génération de HBM (mémoire à large bande passante) et d'interconnexions à plus haute bande passante.

Adaptabilité architecturale et défi de la production de masse

En réponse aux discussions du marché sur l'utilisation par TSMC de CoWoS-L avec également des ponts en silicium locaux, l'analyste indépendant Nutty a souligné que CoWoS-L ajoute une couche RDL globale sur la structure basée sur des ponts en silicium, ce qui augmente la flexibilité de routage mais aussi la surface et la complexité du processus.

"Pour une puce comme Humufish, qui semble optimisée pour l'inférence et les charges de travail agentiques, le flux de données peut être plus structuré", analyse Nutty. "Dans ce cas, l'approche d'EMIB consistant à placer des liaisons haute densité uniquement là où c'est nécessaire est plus raisonnable que de payer pour une flexibilité de routage sur toute l'enceinte."

Nutty estime que c'est là toute l'importance d'EMIB-T. Non seulement il réduit l'utilisation de silicium et le coût d'emballage, mais il sert également de second fournisseur en dehors de l'écosystème limité de CoWoS.

Le rendement de production en question, Intel confronté à un défi d'exécution

Bien que l'architecture soit très attrayante, l'exécution reste la plus grande inconnue. L'internaute Axi a déclaré sans détour : "Avant de vanter les économies de coûts, montrez-nous d'abord le rendement."

SemiAnalysis prévient : "L'EMIB standard est en production de masse depuis des années, mais l'EMIB-T est une nouvelle technologie ; les ponts en silicium qui fournissent l'alimentation sont plus difficiles à fabriquer lors de l'augmentation de l'échelle de production."

Ces avantages ne se concrétiseront que si Intel parvient à améliorer le rendement et le volume de production comme prévu. Si Intel prend du retard, la solution de repli de Google reste le CoWoS, dont la capacité est limitée. Le succès ou l'échec de cette migration technologique testera directement la capacité réelle d'Intel à fournir un emballage avancé.

Avis de risque et clause de non-responsabilité

Le marché comporte des risques, investissez avec prudence. Cet article ne constitue pas un conseil en investissement personnel et ne tient pas compte des objectifs d'investissement, de la situation financière ou des besoins spécifiques des utilisateurs individuels. Les utilisateurs doivent déterminer si les opinions, points de vue ou conclusions contenus dans cet article correspondent à leur situation particulière. Toute décision d'investissement basée sur ces informations est de votre propre responsabilité.