Samsung Electronics pousse à un changement structurel de la prochaine génération de HBM… Dépose un nouveau brevet pour une réponse à haute empilement

Il a été confirmé que Samsung Electronics a déposé un nouveau brevet visant à résoudre les problèmes de fiabilité des packages de mémoire à haute bande passante (HBM). Alors que l'ère de l'empilement élevé du HBM4E et du HBM5 approche, l'entreprise innove dans la structure de la "puce factice" qui protège les puces mémoire, recherchant à la fois la stabilité structurelle et la stabilité du rendement. Selon le brevet d'encapsulation HBM divulgué le 28, Samsung Electronics a développé une technologie qui usine le côté de la puce factice la plus haute dans l'empilement en une structure à trois gradins plus une surface courbe. Il s'agit d'une méthode qui peut efficacement améliorer les problèmes de délaminage, de fissuration et de gauchissement des puces qui surviennent couramment dans les HBM à haute empilement.

Le HBM est une structure dans laquelle plusieurs puces mémoire sont empilées verticalement sur une puce de base, avec une puce factice placée au-dessus d'elles. La puce factice ajuste la hauteur globale du package aux spécifications et assure des rôles de protection mécanique et de dissipation thermique. Cependant, à mesure que le nombre de couches empilées est passé de 12 à 16 ou plus, la fiabilité de la puce factice la plus haute est devenue une variable clé pour le rendement et la stabilité à long terme. Typiquement, le passage de 8 à 12 couches réduit le rendement de 10 à 20 points de pourcentage, et en allant vers 16 couches, il chute plus fortement, tombant dans la fourchette de 40 à 60 pour cent. Améliorer la structure de la puce factice permet de résoudre le problème de gauchissement et le problème de désaccord de dilatation thermique, qui sont parmi les causes importantes de la baisse de rendement.

Samsung Electronics utilise un processus de "sciage à rainure profonde" pour la puce factice. Le sciage à rainure profonde est un processus de découpe de haute précision qui sépare les puces en creusant des rainures profondes dans le wafer, une technique qui forme des rainures plus profondes et plus précises que le sciage mécanique conventionnel à lame ordinaire. Son avantage est qu'il est basé sur le laser et minimise les dommages à la structure cristalline du semi-conducteur.

Cette structure est conçue sous forme de pyramide inversée, où la surface inférieure (surface de collage) de la puce factice la plus haute est maintenue étroite tandis que la surface supérieure s'élargit. Les côtés sont divisés en premier, deuxième et troisième côtés, caractérisés par une structure discontinue où la pente change brusquement à chaque point de connexion, ainsi qu'une surface courbe convexe vers le haut. En conséquence, la résistance mécanique devrait s'améliorer considérablement par rapport à un côté vertical simple conventionnel. De plus, en formant une tranchée à l'avance dans la région non collée, la conception résout le problème des débris générés pendant le processus de sciage contaminant l'interface de collage. Cela renforce à son tour la fiabilité de la liaison par fusion.

C'est également remarquable du point de vue de la gestion thermique. Le brevet conçoit précisément la distance verticale entre la surface inférieure de la couche d'isolation de collage et la surface d'extension horizontale pour être de 1 à 10 micromètres, permettant de maintenir l'efficacité du transfert de chaleur au niveau existant. Une conception modifiée de surface en saillie qui minimise le volume de la couche de moulage (EMC) est également incluse, augmentant la possibilité d'améliorer réellement le chemin de transfert de chaleur.

Samsung Electronics semble prêt à lier cette technologie aux technologies d'encapsulation HBM existantes telles que la liaison hybride et HPB (Heat Path Block) pour renforcer la compétitivité globale en matière de fiabilité et étendre sa part de marché HBM.

Un responsable de l'industrie a expliqué que dans les HBM à haute empilement de 12 couches ou plus, le gauchissement de la puce factice la plus haute est en fait une variable clé ayant un impact majeur sur le rendement, ajoutant qu'il semble s'agir d'une technologie prospective ciblant le HBM5 de 16 couches ou plus.