IBMdévoileunepucesub-1nanomètreavec100milliardsdetransistors,prolongeantlaloideMoore.

IBM a dévoilé jeudi la première technologie de puce sub-1 nanomètre au monde, un prototype de recherche au nœud 0,7 nanomètre qui intègre près de 100 milliards de transistors sur une puce de la taille d’un ongle.

• Points clés :
• • La puce nanostack d’IBM au nœud 0,7 nm intègre près de 100 milliards de transistors, soit près de 2x la densité de la puce IBM de 2021.
• • L’architecture 3D offre jusqu’à 70 % d’efficacité énergétique supplémentaire, ciblant les charges de travail des accélérateurs d’intelligence artificielle (IA) avec une amélioration de l’extension SRAM de 40 %.
• • IBM Research envisage une voie vers la production dans cinq ans et estime que la conception nanostack soutient au moins une décennie de mise à l’échelle continue des semi-conducteurs.

Une nouvelle architecture, pas seulement une puce plus petite

L’annonce porte sur ce qu’IBM appelle le « nanostack », une architecture de transistor tridimensionnelle entièrement nouvelle développée dans son centre de recherche sur les semi-conducteurs à Albany, dans l’État de New York. La conception empile et décale verticalement les transistors en deux couches liées, en utilisant un matériau diélectrique ultra-fin pour les séparer.

Cette approche diffère fondamentalement de la technologie des nanofeuillets qu’IBM a pionnière et que l’industrie au sens large a adoptée. Les nanofeuillets comprimaient les caractéristiques en deux dimensions. Le nanostack ajoute de la densité dans une troisième dimension.

« Nous ne fabriquons pas seulement des transistors plus petits, nous réinventons la façon dont les puces sont construites pour offrir beaucoup plus de puissance et d’efficacité énergétique », a déclaré Jay Gambetta, directeur d’IBM Research et IBM Fellow.

Ce que montrent les chiffres

Les résultats techniques publiés par IBM, présentés à VLSI 2026, rapportent ce qui suit par rapport à la puce 2 nm d’IBM de 2021 :

• Près de 2x la densité de transistors
• Jusqu’à 50 % de performances supplémentaires
• Jusqu’à 70 % d’efficacité énergétique supplémentaire
• 40 % d’amélioration de l’extension SRAM

Le gain SRAM est particulièrement important pour les charges de travail d’IA. La bande passante mémoire sur puce est un facteur limitant pour les accélérateurs d’IA, et une meilleure extension SRAM permet aux concepteurs de puces de placer plus de mémoire plus près du processeur sans ajouter de surface ou de consommation d’énergie.

Pourquoi l’étiquette 0,7 nm nécessite un contexte

Les numéros de nœuds de processus modernes ne correspondent plus à des dimensions physiques littérales. Les couches de canal des transistors dans la conception nanostack d’IBM mesurent environ 5 nanomètres d’épaisseur, soit environ 15 atomes de silicium. La désignation 0,7 nm reflète la génération de densité et de performances, et non une mesure directe de chaque caractéristique de la puce.

IBM l’a reconnu directement. La position de l’entreprise est que la méthode nanostack offre les gains effectifs attendus d’une mise à l’échelle inférieure à 1 nm en allant vers la verticale plutôt qu’en rétrécissant chaque dimension jusqu’aux limites atomiques.

Une voie à suivre pour la loi de Moore

L’industrie des semi-conducteurs a été confrontée à une pression croissante alors que le rétrécissement bidimensionnel traditionnel atteint des limites physiques, notamment l’effet tunnel quantique, la dissipation thermique et le coût de fabrication. Le rythme des gains provenant des améliorations pures de la lithographie a ralenti.

L’approche d’IBM répond à ce problème en ajoutant de la densité grâce à l’intégration séquentielle 3D. L’entreprise prévoit que l’architecture nanostack peut soutenir au moins une décennie de mise à l’échelle continue à partir de ce point.

Dan Hutcheson de Techinsights a déclaré que ce développement ajoute « encore 10, 15 ans à la feuille de route. »

Les principaux concurrents comme Intel, Samsung et TSMC poursuivent des stratégies de transistors tridimensionnels connexes, y compris les conceptions FET complémentaires. L’annonce d’IBM représente une démonstration fonctionnelle d’une voie vérifiée au seuil inférieur à 1 nm.

L’écosystème de recherche d’Albany

IBM mène ces travaux avec des partenaires comme Lam Research, Tokyo Electron et SCREEN Semiconductor Solutions. L’installation d’Albany abritera également un outil de lithographie ultraviolette extrême à haute ouverture numérique d’ASML, un système nécessaire pour la prochaine phase de mise à l’échelle de la logique.

IBM a également annoncé séparément son intention de former Anderon, une fonderie quantique autonome destinée à fabriquer des plaquettes quantiques à l’échelle commerciale.

Calendrier de production

La puce nanostack reste un prototype de recherche, bien qu’IBM ait confirmé avoir démontré un fonctionnement d’onduleur CMOS fonctionnel avec des performances de commutation attendues. IBM envisage une voie vers l’adoption en production d’ici cinq ans au plus tôt, soit environ 2031.

L’annonce ne signale pas une sortie de produit imminente. Elle signale que la prochaine génération de matériel de l’industrie dispose d’une base structurelle viable.