τ-scaling + LogicFolding, passer du empilement de transistors à un pliage dans la dimension temporelle, cette idée sort du piège physique des machines de lithographie.


381 modèles de puces en production de base, densité équivalente de 14 Å en 2031, Kirin va adopter une nouvelle architecture — ce n’est pas une course pour rattraper, mais une manœuvre pour dépasser.
Voir l'original
BlockBeatNews
Huawei propose la loi de réduction τ, le processeur Kirin sera utilisé pour la première fois avec LogicFolding cet automne.
Huawei a proposé la loi de réduction τ lors de l'ISCAS, prônant le remplacement du zoom géométrique par un zoom temporel, combinant l'optimisation des dispositifs, LogicFolding, architectures parallèles et UnifiedBus pour réaliser des avancées inter-niveaux.
381 puces ont déjà été produites en série, et d'ici 2031, la densité de transistors équivalente à la technologie de 14 Å sera atteinte pour les puces haut de gamme, avec la puce Kirin utilisant pour la première fois LogicFolding.
Cette page peut inclure du contenu de tiers fourni à des fins d'information uniquement. Gate ne garantit ni l'exactitude ni la validité de ces contenus, n’endosse pas les opinions exprimées, et ne fournit aucun conseil financier ou professionnel à travers ces informations. Voir la section Avertissement pour plus de détails.
  • Récompense
  • Commentaire
  • Reposter
  • Partager
Commentaire
Ajouter un commentaire
Ajouter un commentaire
Aucun commentaire
  • Épinglé