Google publica detalles de la arquitectura de red de la octava generación de TPU 8t a nivel de rack

robot
Generación de resúmenes en curso
AIMPACT mensaje, 16 de mayo (UTC+8), Google reveló los detalles arquitectónicos de la conexión a nivel de bastidor de la octava generación de TPU (TPU 8t) a la red Virgo.
La red utiliza conmutadores de alta cardinalidad y una topología plana de dos capas sin bloqueo, elevando el ancho de banda de la red del centro de datos a 4 veces la generación anterior, con una sola estructura capaz de conectar más de 134,000 chips TPU 8t, proporcionando un ancho de banda bidireccional sin bloqueo de 47 Pb/s y un rendimiento de casi 1.7K ExaFlops con escalabilidad casi lineal.
El TPU 8t en sí mismo utiliza una topología de anillo 3D, con un solo módulo superconector escalable hasta 9600 chips, y soporta expansión a más de un millón de chips mediante JAX y Pathways.
Las tecnologías clave incluyen aceleradores SparseCore, superposición y escalado equilibrado de VPU/MXU, soporte nativo para FP4, y la integración de CPU Axion basada en Arm para eliminar cuellos de botella en el host.
Este diseño está dirigido a la evolución de modelos de IA desde modelos de lenguaje grande y denso hacia modelos de expertos híbridos a gran escala y arquitecturas intensivas en inferencia.
(Fuente: InFoQ)
Ver original
Esta página puede contener contenido de terceros, que se proporciona únicamente con fines informativos (sin garantías ni declaraciones) y no debe considerarse como un respaldo por parte de Gate a las opiniones expresadas ni como asesoramiento financiero o profesional. Consulte el Descargo de responsabilidad para obtener más detalles.
  • Recompensa
  • 10
  • 2
  • Compartir
Comentar
Añadir un comentario
Añadir un comentario
LiquidityTeaMaster
· Hace52m
Virgo Network, este nombre es bueno, una obsesión del signo Virgo sin bloqueos
Ver originalResponder0
ZkSketcher
· hace2h
¿La ley de Amdahl ha fallado en Google al escalar casi linealmente hasta 1.7K ExaFlops?
Ver originalResponder0
MevBreakRoom
· hace2h
TPU 8t Esta densidad de ancho de banda es un poco exagerada, ¿qué concepto es 47 Pb/s?
Ver originalResponder0
NonceNinja
· hace2h
¿Pasando de JAX a millones de chips, Pathways finalmente tendrá su oportunidad?
Ver originalResponder0
MarginMoth
· hace2h
Los switches de alta capacidad parecen caros, pero ahorran módulos ópticos en comparación con los Clos de tercera capa.
Ver originalResponder0
0xPeachy
· hace2h
Después de leer, solo quiero preguntar: ¿Cuándo podré obtener el crédito de prueba para TPU v6?
Ver originalResponder0
SushiLatency
· hace2h
Arm Axion CPU integrado, la computación heterogénea se vuelve cada vez más sofisticada
Ver originalResponder0
Semi-MeltedIceCream
· hace2h
VPU/MXU equilibrio superpuesto, lograr una programación de granularidad fina hasta este nivel realmente es impresionante
Ver originalResponder0
QuietExitPlan
· hace2h
13.4 millones de chips en una estructura, dividir el dominio de fallos es todo un arte
Ver originalResponder0
GlassDomeUniverse
· hace2h
Arquitectura de LLM intensivo a MoE + razonamiento, esta vez es una predicción basada en las predicciones de la industria.
Ver originalResponder0
Ver más