英伟达暂弃台积电 COUPE 光学方案！转向 Tower 硅光子，Plan A 退出原因曝光

英伟达（Nvidia）暂时放弃台积电 COUPE（Compact Universal Photonic Engine）共封装光学方案，转投 Tower 半导体矽光子平台。台积电在氮化钛（SiN）PDK 开发延迟与二维光栅耦合器失误，迫使英伟达启动 Plan B。
（前情提要：英伟达 800V 供电革命不延期！与台达电、ABB 伙伴确认：Q3 准时量产）
（背景补充：英特尔从半导体王者跌落，找台积电代工，最后沦被高通喊收购，满手好牌怎输的？）

本文目录

Toggle

• Plan A 退场：台积电共封装光学路线
• Plan B 上场：Tower 半导体矽光子路线
• 对台湾半导体供应链的意义

英伟达（Nvidia）已决定暂时放弃台积电 COUPE（Compact Universal Photonic Engine）共封装光学方案，转而改用 Tower 半导体的矽光子平台。原因在于台积电在氮化钛（SiN）技术推进上进展缓慢，且二维光栅耦合器开发未达预期。

Plan A 退场：台积电共封装光学路线

根据 Irrational Analysis 工程分析，英伟达原先的「Plan A」是走台积电 COUPE 平台的共封装光学（CPO）方案，采用 50-64G NRZ 低速宽频、8 波长 DWDM 架构。

CPO 技术将激光器直接封装在交换晶片旁，大幅缩短光讯号传输距离，降低功耗与讯号损耗。台积电的 COUPE 平台原本被视为英伟达下一代网络架构的核心，但两个关键技术瓶颈拖慢了进度：

• 氮化钛（SiN）PDK 开发延迟——台积电的矽光子流程设计套件（PDK）延迟推出，影响下游客户的电路设计时程
• 二维光栅耦合器失误——高密度 2D 光栅耦合器开发未达规格，直接影响光讯号的耦合效率

Plan B 上场：Tower 半导体矽光子路线

英伟达已将专案转移至 Tower 半导体的矽光子（SiPho）平台，改採 NPO（Near-Photonics Optics）架构：

• 200G / 400G PAM4 调制——取代原本的 50-64G NRZ
• 16 波长 DWDM——翻倍于 Plan A 的 8 波长，以弥补 NPO 频宽效率较低的问题
• 更强电气 SerDes——NPO 电气通道较长、反射更多（bump 电容是关键因素），需要更强大的均衡器（EQ）与驱动器

但 Tower 方案也有两个代价：

• 通道密度较低——需要更多波长来达到同等频宽
• 功耗效率较差——光栅激光的功率与噪讯需求呈指数上升，SNR 要求提高，激光负担加重

对台湾半导体供应链的意义

这则消息反映出台积电在矽光子赛道的竞争压力。COUPE 是台积电自研的通用光子引擎平台，目标是让光学元件像晶体管一样标准化、可互换。若开发延迟，英伟达的网络架构时程会受到直接影响。

值得注意的是，台积电的 COUPE 平台不只是英伟达在用——多个 AI 晶片设计公司也在评估台积电的矽光子流程。SiN PDK 的延迟意味着下游设计时程同步推迟。

另一方面，Tower 半导体作为英飞凌（Infineon）旗下半导体代工厂，其矽光子技术源自德国多年的光电积体电路研发，尤其在 Datacom 和 Telecom 领域有成熟量产经验。英伟达转向 Tower 显示矽光子赛道并非台积电一家之垄断。