英特尔押注"1.4nm架构变体"……正评估正背面双供电方案

集成设备制造商（IDM）英特尔据称一直在内部评估一种同时利用正面和背面供电的架构，以在1.4nm级超精细节点上追赶竞争对手。业界消息称，英特尔原计划在1.4nm级基础工艺14A上应用仅采用背面供电（BSPDN）的"PowerDirect"技术。但对于后续的14A2工艺，据称正考虑引入同时使用正面和背面的"双面"架构。这一结构变化直接与光刻限制（随机缺陷）相关，因英特尔追求的最底层金属互连（M0）间距已缩窄至约21nm。
英特尔已正式宣布计划将芯片密度较现有18A提升1.3倍，以追赶台积电的N2/A14和三星的SF2Z。14A工艺目标M0间距约为28nm，但通过半节点式改进，14A2的M0间距被认为将推至21nm。在此情况下，即使采用双重曝光，整体密度增益依然可观，这使得每台造价高达数百亿韩元的高数值孔径（High NA）EUV光刻机的经济性反而得到改善。
问题在于，当电路线条在21nm及以下变得极其细微时，互连电阻会呈指数级上升。原本为背面供电构建的纳米硅穿孔（nTSV）基础设施无法独自承载晶体管所需的电流密度，导致电压急剧下降的"IR压降"现象。据此分析，英特尔采用了混合结构：保留背面供电网络作为主要路径，同时将部分正面金属互连重新分配至辅助供电和时钟信号，以弥补因缩放和光刻限制而变得不足的供电裕量。尽管这会增加互连复杂度，但这被解读为一种"折衷产物"，是为榨出21nm工艺规格而进行的架构逆向调整。
英特尔时间紧迫。根据路线图，14A计划于2028年进入风险试产，2029年实现量产。为此，英特尔计划今年10月向外部客户分发14A工艺设计套件（PDK）0.9版，并需在未来18个月内锁定主要无晶圆厂客户的正式订单。相比之下，竞争对手台积电已在2025至2026年间确保其2nm（N2）工艺的稳定良率，并配合其最大客户苹果的产品发布节奏完成市场导入。此外，当英特尔于2028年开始14A风险试产时，台积电计划已向市场交付真正的1.4nm（A14）成品。三星电子同样计划于2027年将应用背面供电的增强型2nm工艺"SF2Z"商业化。三星的最大武器是其自3nm节点首次采用GAA（全环绕栅极）结构以来积累的晶体管技术专长。
一位行业人士解释称："英特尔因在20A/18A首次同时引入GAA和BSPDN而陷入良率困境，而三星仅是在已成熟的2nm GAA结构上叠加背面供电（BSPDN），因此其技术风险低得多。"
$INTC