Кто охотится за CoWoS?

如果 говорить, что главной мелодией в полупроводниковой отрасли за последние десять с лишним лет была «закон Мура», то сегодня самым громким ключевым словом наверняка являются передовые (advanced) корпусные решения.

По мере того как параметры больших моделей с десятков миллиардов стремительно скачут к триллионам, путь, опирающийся лишь на повышение производительности за счет микроуменьшения техпроцесса, всё ближе подходит к физическому пределу. Одна AI-«чип» должна одновременно вместить огромное число вычислительных блоков и высокоскоростную память. Традиционная 2D-упаковка давно уже не справляется. Поэтому золотая связка HBM+CoWoS почти стала обязательным выбором для всех производителей топовых AI-чипов.

От GPU-архитектуры Blackwell у NVIDIA, до ускорителей MI-серии у AMD и затем до тренировочных чипов, разработанных под свои нужды облачными компаниями, — тот, кто сможет получить достаточно мощностей CoWoS, тот и сможет реально закрепиться в гонке за AI-вычислительной мощностью.

«Гонка за места» вокруг мощностей корпусной упаковки TSMC CoWoS тихо разворачивается среди глобальных чипмейкеров.

Почему без CoWoS никак?

CoWoS (Chip-on-Wafer-on-Substrate) — это технология 2.5D передовой упаковки, разработанная TSMC. Проще говоря, она больше не сваривает чип и память напрямую с подложкой. Вместо этого с помощью высокоплотных TSV (сквозных кремниевых переходов) и микробугорков чипы с логикой вычислений вроде GPU/ASIC размещаются рядом с HBM-памятью на одном промежуточном слое (Interposer). Внутри интерпосера плотная микросхемотехника обеспечивает высокоскоростные межсоединения между чипами, после чего вся конструкция упаковывается на подложку.

图源：大道至简不简单

Зачем усложнять? У традиционных плат PCB слишком крупные линии, из-за чего ограничиваются дальность передачи сигналов и скорость. Одному GPU часто требуется подключение сразу к нескольким HBM, а потребность в пропускной способности достигает нескольких терабайт в секунду. Только сверхтонкие линии кремниевого интерпосера способны выдержать такой объем передачи.

В 2011 году TSMC официально представила CoWoS. Пройдя через несколько раундов итераций, сейчас сформировались три варианта: CoWoS-S (цельный кремниевый интерпозер), CoWoS-R (interposer на базе RDL) и CoWoS-L (локальные кремниевые мосты + органическая подложка). При этом CoWoS-L — текущий основной вариант: «локальные кремниевые мосты» заменяют сверхбольшой цельный кремниевый интерпозер, снижая коробление и стоимость, и при этом поддерживают большую площадь упаковки и большее число стеков HBM.

Ключевые преимущества этой архитектуры весьма очевидны:

• Рост пропускной способности: HBM и GPU связываются напрямую через кремниевый интерпозер, пропускная способность может достигать десятков раз по сравнению с DDR. Это полностью решает проблему «стены памяти» в тренировках AI;

• Более низкое энергопотребление: расстояние передачи сигналов существенно сокращается, а энергозатраты на перенос данных заметно снижаются;

• Более высокая степень интеграции: множество Chiplet-чипов + множество HBM могут работать совместно в одном корпусе, обходя ограничения по площади одной микросхемы.

Можно сказать, что без CoWoS, возможно, не было бы и чипов для тренировки больших моделей с параметрами на уровне «сотни миллиардов и выше», которые сегодня уже измеряются сотнями и тысячами миллиардов.

Кто сейчас «забирает» CoWoS?

Согласно прогнозу Morgan Stanley по результатам исследований цепочки поставок, в 2026 году общий спрос ключевых клиентов на CoWoS-вафли составит около 1 384 000 пластин, а в 2027 году подскочит до 2 682 000 пластин — почти удвоение за два года. Участники этой гонки за мощности давно вышли за рамки отдельных GPU-производителей и разрослись до всей цепочки поставок AI-вычислений.

Прогноз спроса CoWoS по ключевым клиентам в мире

NVIDIA: по-прежнему главный игрок, но доля размывается

Неудивительно, что NVIDIA (NVIDIA) всё ещё является абсолютным лидером.

Согласно данным, потребность NVIDIA в CoWoS-мощностях в 2026 году составляет 780 тыс. пластин, а в 2027 году вырастает до 1 200 тыс. пластин — и компания сохраняет первое место. От Hopper до Blackwell и новейшей архитектуры Rubin каждая генерация GPU глубоко завязана на техпроцесс CoWoS-L от TSMC.

При этом CoWoS-R в основном используется NVIDIA для производства CPU Vera, ожидаемый объем отгрузок — 5,75 млн штук. Сильные предварительные заказы указывают, что отгрузки Vera CPU почти удвоятся, а значит спрос на CoWoS-R поднимется до более чем 100 тыс. пластин; CoWoS-S применяется для чипов коммутаторов Quantum и Spectrum.

В целом, одна NVIDIA забирает более половины CoWoS-мощностей TSMC.

Но важно отметить: доля NVIDIA в общем спросе снизится — с примерно 56% в 2026 году до примерно 45% в 2027 году. Абсолютные значения растут, но доля размывается. Это означает, что расклад на рынке CoWoS смещается от ситуации «NVIDIA одна доминирует» к многополярности.

AMD: крупнейший новичок-выстрел к 2027 году, рост прямо догоняет NVIDIA

Если NVIDIA — король «остаточного спроса», то AMD — самый агрессивный преследователь.

В 2026 году у AMD спрос на CoWoS-мощности составляет лишь 130 тыс. пластин, а в 2027 году он взлетает до 530 тыс. пластин. Прирост на 400 тыс. пластин почти равен приросту у NVIDIA (442k). Основные драйверы — массовые поставки AI-серверных чипов AMD из MI-серии, а также широкое внедрение 3D V-Cache и Chiplet-архитектуры. В результате спрос AMD на CoWoS увеличивается более чем в три раза за год (рост 307%).

Как сообщают, в 2027 году ключевым продуктом AMD станет MI455, а в конце года — небольшое производство MI500 (Arcadia). В сфере CPU AMD Venice компания в основном опирается на CoWoS-процессы не от TSMC — такие как ASE/SPIL, Amkor и др. Мощности увеличиваются с 50 тыс. пластин до 270 тыс. пластин, что соответствует ожидаемой выработке порядка 6,75 млн CPU, в первую очередь под влиянием спроса со стороны Agentic AI.

Любопытно, что спрос в размере 10k пластин по Xilinx, которую AMD приобрела, остаётся без изменений. Это, вероятно, означает, что весь рост идёт за счет взрыва в собственных продуктовых линейках AMD: потребность в CoWoS со стороны FPGA-портфеля, похоже, уже насыщена, или же технологический маршрут смещается на другие способы упаковки.

Broadcom: стабильный рост сетевых чипов

В 2026 году спрос на мощности у Broadcom составляет 300 тыс. пластин — это второй по величине источник спроса на CoWoS. В 2027 году ожидается рост до 484 тыс. пластин (год к году +61%), и Broadcom в итоге обгонит AMD, заняв третье место.

В отличие от двух лидеров, основной продукт Broadcom — не GPU, а высококлассные сетевые чипы-коммутаторы. Всплеск спроса AI-кластеров на коммутаторы 800G и 1,6T подталкивает чипы Tomahawk от Broadcom к переходу на передовую упаковку с CoWoS. Кроме того, Broadcom помогает Google в проектировании и контрактном производстве чипов TPU v7 (Ironwood) и v8i (SunFish), занимая мощности CoWoS.

MediaTek: неожиданное появление

MediaTek наращивает спрос с 40 тыс. пластин до 180 тыс. пластин — рост 350%. Всплеск MediaTek — самый неожиданный пункт в этом списке: традиционный гигант мобильных чипов активно выходит на рынок AI-ускорителей. Облачные и edge ASIC-чипы начинают массово применять CoWoS, а темп роста ставится номером один среди всех ведущих клиентов.

По словам одного из поставщиков, ASIC-бизнес MediaTek в основном связан с Google TPU v8t (ZebraFish) и, как ожидается, соответствует объему отгрузок около 3,6 млн штук.

AWS: постепенный рост собственных облачных чипов

Спрос по двум линейкам собственных чипов AWS (Annapurna и Alchip) суммарно растет с 88 тыс. пластин до 126 тыс. пластин. Это отражает продолжающуюся итерацию тренировочных Trainium-чипов и inferentia-чипов для вывода. В этом видно решение облачного провайдера выйти из зависимости от одного GPU-поставщика, хотя темпы роста более умеренные, чем у лидирующих вендоров.

Marvell и GUC: нарастает поток кастомных ASIC

Marvell растет с 17 тыс. пластин до 64 тыс. пластин, а GUC — с 14 тыс. пластин до 60 тыс. пластин; прирост составляет 276% и 329% соответственно. Такой скачок отражает тренд: рынок кастомных AI ASIC буквально взрывается. DPU и AI-сетевые чипы Marvell, а также ASIC-дизайн-сервисы GUC активно «съедают» мощности CoWoS.

Всё больше интернет-компаний выбирают разработку AI-чипов собственными силами. И всем им нужно через дизайн-сервисных подрядчиков выйти на производственные мощности упаковки TSMC.

Cisco: рост в традиционном сегменте застопорился

Cisco имеет меньший масштаб и меньшую динамику: спрос растет только с 5 тыс. пластин до 6 тыс. пластин. Это отражает, что традиционное сетевое оборудование и средне-низкий сегмент FPGA слабо тянут за собой потребление топового CoWoS. Этот рынок постепенно вытесняется AI-ориентированными запросами.

В целом структура спроса на CoWoS меняется радикально:

• AI GPU — базовый фундамент: NVIDIA+AMD+Broadcom занимают подавляющую часть мощностей;

• ASIC и сетевые чипы — новый прирост: MediaTek, Marvell, GUC получают выгоду от спроса на AI-коммутаторы и высокоскоростные interconnect-чипы. Упаковочные запросы удваиваются, а темпы роста значительно выше среднеотраслевых;

• Собственные чипы облачных провайдеров — долгосрочная переменная: текущий масштаб невелик, но облачные провайдеры продолжают расширять производство чипов для больших моделей. Это одновременно и показатель курса на децентрализацию цепочки поставок вычислений;

• Традиционные FPGA/сетевые устройства: спрос Xilinx и Cisco стабилен или стоит на месте, а традиционный бизнес слабо тянет за собой топовые CoWoS.

Если смотреть на общий объем с точки зрения отрасли, спрос глобальных ключевых клиентов на CoWoS-мощности растет: с суммарно примерно 1 384 000 пластин в 2026 году до суммарно примерно 2 682 000 пластин в 2027 году — общий рост около 94%. За два года спрос на CoWoS-вафли почти удваивается, подтверждая вывод Morgan Stanley о высоком росте сегмента передовой упаковки.

Когда все игроки выстраиваются в очередь на одну и ту же «трассу», проблема дефицита мощностей неизбежно выходит на поверхность.

Узкое место по мощностям: TSMC бежит быстро, но ещё не достаточно

Осознав стратегическую ценность CoWoS, TSMC уже вовсю наращивает мощности.

По статистике: в 2022 году ежемесячная мощность CoWoS составляла примерно 10 тыс. пластин, а к 2025 году она вплотную подошла к 70 тыс. пластин. По мере того как TSMC и её партнеры активно расширяют производство, ожидается, что ежемесячная мощность CoWoS TSMC к 2026 году достигнет рекордных 120–140 тыс. пластин. В 2027 году она, как предполагается, вырастет до 170 тыс. пластин/месяц (часть планов указывает, что к концу 2027 года мощность может достигнуть 200 тыс. пластин/месяц). Расширение в основном сосредоточено в Тайнани и Цзяи, и масштаб инвестиций будет значительно выше, чем ранее.

Параллельно с расширением мощностей CoWoS TSMC продвигает отраслевую лидирующую технологию CoPoS (Chip on Panel on Substrate) — панельную упаковку уровня «панель вместо вафли». Пилотная производственная линия, как ожидается, завершит отладку в июне 2026 года, а первые серийные массовые объемы — не раньше 2028–2029 годов. Это необходимо, чтобы удовлетворять потребности упаковки больших по размеру чипов.

Помимо TSMC, другие лагеря также активно наращивают мощности: к концу 2027 года CoWoS-мощности «не-TSMC лагеря» (ASE/SPIL, Amkor и др.) расширятся до 80 тыс. пластин/месяц (80kwpm). При этом ASE/SPIL увеличит с 30kwpm на конец 2026 года до 50kwpm, а Amkor — с 20kwpm до 30kwpm. Все они в основном делают ставку на CoWoS-L и CoWoS-R.

Можно увидеть, что структура предложения в отрасли смещается: от доминирования TSMC в одной точке к параллельному расширению мощностей производителями (вафельный foundry) и OSAT/封测-поставщиками. UBS прогнозирует, что отраслевые ежемесячные мощности CoWoS вырастут с 160 тыс. пластин к концу 2026 года до 250 тыс. пластин к концу 2027 года, то есть рост составит около 56% за год. За этим расширением стоят одновременные увеличения потребности в упаковке со стороны Rubin, AMD Venice, Google TPU и Amazon Trainium.

При этом в ближайшие 5 лет CoWoS у TSMC продолжит развиваться в темпе «ежегодное увеличение масштаба», чтобы интегрировать больше логики и больше HBM. В 2026 году TSMC уже производит крупнейший в мире CoWoS с размером фотошаблона в 5,5 раза больше стандартного, с выходом годных (yield) выше 98%. Дальше интегрирующий 20 стеков HBM CoWoS с 14-кратным размером фотошаблона запланирован к массовому производству в 2028 году. Версия, которая может интегрировать 24 HBM и имеет размер более 14 раз по фотошаблону, будет готова к 2029 году.

Из цепочки поставок сообщают: дело не только в сильном спросе на CoWoS, но и в быстром прогрессе SoIC и CoPoS у TSMC — из-за этого видимость заказов по оборудованию фактически просматривается уже до 2030 года. Например, мощности SoIC у TSMC тоже продолжают расширяться. Ранее прогнозировали, что в 2027 году месячная мощность будет поднята с 10 тыс. до 20 тыс. пластин, а теперь говорят, что её повысили до 50 тыс. пластин — при этом NVIDIA забронировала значительную часть мощностей.

Однако быстро нарастив мощности, поставщики очень быстро столкнутся с еще более большим пулом заказов.

По оценкам UBS, общий спрос на мощности CoWoS вырастет с 1 307 000 пластин в 2026 году до 2 475 000 пластин в 2027 году (вышеупомянутый прогноз Morgan Stanley — 2 682 000). За год рост около 89%, что заметно быстрее, чем прирост отраслевых ежемесячных мощностей в тот же период.

图源：UBS

По данным цепочки поставок, текущий дефицит спроса и предложения по CoWoS составляет около 20%. Ожидается, что к концу 2026 года разрыв сузится примерно до 10%. Есть и иные оценки, что в 2027 году дефицит мощностей может расшириться до примерно 700 тыс. пластин, то есть более чем на 30%.

Один из участников цепочки поставок отмечает: даже если ежемесячные мощности CoWoS будут подняты до 200 тыс.+ пластин, всё равно будет трудно удовлетворить потребности всех клиентов. Дополнительно сохраняются риски дальнейшего наращивания мощностей, монополизации и производства внутри США. Многие клиенты уже перевели часть заказов с почти монопольной зависимости от TSMC на компании вроде J.D. (日月光), Siliconware Precision (矽品科技), Amkor и другие — чтобы сформировать вторую «линию» поставок advanced packaging.

С другой стороны, есть и причины, почему скорость расширения не успевает за спросом. С одной стороны, высокий порог по технологии: CoWoS включает крупноразмерный кремниевый интерпозер, TSV-сквозные отверстия, связывание микробугорками и другие точные процессы. Выход годных нужно поднимать постепенно, на это требуется время. С другой стороны, цепочка поставок оборудования длинная: сроки поставки аппаратов для бондинга и измерительного оборудования для advanced packaging достигают более года — нельзя просто «заплатить и сразу расширить». Кроме того, CoWoS и HBM в большинстве случаев идут «в связке»: если SK海力士 и Samsung не могут нарастить мощности HBM, то даже при больших CoWoS-мощностях отгрузить будет нечего.

В результате возникает довольно неприятная ситуация: мощности CoWoS у TSMC в 2024–2026 годах стабильно загружены на полную мощность, а видимость заказов (order visibility) уже растянулась до 2027 года.

В такой ситуации производителям чипов приходится вести переговоры с TSMC минимум на год раньше, чтобы зафиксировать мощности. В отрасли даже появилась неофициальная «забота о приоритете» — фактически принятая практика «перетягивания» мощностей.

Есть и ещё один момент: пока растет спрос на упаковку CoWoS, ужесточаются и требования на фронтенд — передовые техпроцессы.

UBS указывает: доля облачных AI-продуктов в спросе TSMC по N3 вырастет с 35% в 2026 году до 72% в 2027 году. В среднем за два года коэффициенты загрузки мощностей составляют порядка 108% и 109% соответственно. Rubin, Vera CPU, Google TPU и Amazon Trainium должны сначала получить N3-вафли, и только потом переходить к этапу CoWoS.

В этом процессе также быстро меняется структура клиентов. Ожидается, что доля NVIDIA в мощностях TSMC по N3 вырастет с 10% в 2026 году до 30% в 2027 году; Broadcom — с 10% до 16%. В то же время доля Apple снижается с 38% до 14%. Хотя у потребительской электроники спрос остается, облачные AI-сценарии явно увеличивают двойную загрузку: и передовой технологический узел, и заднюю часть — упаковку.

Поэтому сможет ли supply CoWoS «успеть» — зависит от того, смогут ли эти звенья поднимать мощности в едином ритме.

Цель по отраслевым 250 тыс. пластин в месяц к концу 2027 года требует параллельного подтверждения сразу нескольких условий: доступность N3-вафель передовых техпроцессов, выполнение по full-flow yield у OSAT, поставки оборудования для бондинга и измерения. И всё это также требует, чтобы Rubin, Venice и TPU начали объемный выпуск по плану. Когда спрос приходит от большего числа клиентов, CoWoS освобождается от зависимости от одного GPU-цикла, но взамен повышаются сложность продуктовой матрицы и сложности с графиками поставок.

В последнее время в отрасли звучит мнение, что TSMC до сих пор не определила систему распределения заказов на оборудование среди поставщиков. Поставщики в этой ситуации находятся в подвешенном состоянии и опасаются атмосферы снижения цен «заказ-борьбы». При этом сроки от заказа оборудования до его готовности к серийному выпуску и отгрузке — как минимум 7–9 месяцев. В отрасли опасаются, что поставка оборудования может не уложиться в сроки.

Кроме того, куда более сложными, чем просто мощности, оказываются технологические и ценовые ограничения.

Согласно данным, кремниевый интерпозер, на который опирается CoWoS, сталкивается с тремя проблемами: высокая стоимость, ограниченный размер и склонность к короблению. Стоимость одной 12-дюймовой кремниевой подложки для интерпосера — более 100 долларов, а это занимает больше половины общей стоимости упаковки. Особенно по мере того, как AI-чипы становятся всё больше: упаковочная площадь NVIDIA B200 уже в 3–4 раза превышает предельную для одного цельного кремниевого интерпосера. Поэтому «узкое горлышко» по размеру интерпосера уже трудно обойти. Для следующего поколения Rubin размеры ещё больше, и пока приходится делать экстренный обход через «локальные кремниевые мосты + органическая подложка».

Intel, Samsung «точат ножи»

Сжатые CoWoS-мощности создают конкурентам окно возможностей.

CoWoS — не единственный ответ для 2.5D-упаковки. Конкуренты ускоряют собственные альтернативные разработки. Особенно те, кто десятилетиями воюет в области передовых техпроцессов, — Intel и Samsung — в условиях огромного «куска пирога» рынка advanced packaging и дефицита мощностей «точат ножи».

EMIB и Foveros от Intel

Intel имеет собственную матрицу технологий 2.5D/3D-упаковки.

В частности, EMIB (embedded multi-die interconnect bridge) активно претендует на долю рынка. В отличие от CoWoS, EMIB использует локальные встраиваемые кремниевые мосты вместо полноразмерного интерпосера. Это обеспечивает локальные высокоскоростные соединения между чипами, повышает выход годных и существенно снижает стоимость.

图源：岐人复盘

По сравнению с CoWoS, расход кремния у EMIB составляет лишь 1/3–1/5. Стоимость одного чип-пакета ниже на 30–50%. EMIB-M уже способен поддерживать 6-кратный размер фотошаблона, ожидается что в 2026–2027 годах достигнет 8–12-кратного. Риски несоответствия коэффициентов теплового расширения ниже, проблема коробления меньше, а выход годных уже превысил 90%.

Технология EMIB также продолжает эволюционировать:

• EMIB (поколение 1): базовые кремниевые мосты, для CPU+GPU/HBM общего гетерогенного интегрирования.

• EMIB-M (Matrix): матрица мостов. Сейчас — 6-кратный фотошаблон, цель на 2026–2027 годы — 8–12-кратный. Нацелено на сверхкрупные многочиплетные AI-чипы.

• EMIB-T (Through-Silicon-Via): встраивание TSV в кремниевые мосты для вертикального питания. Питание и сигналы идут с нижней части упаковки напрямую на чип, подавляя наводки DC/AC, что хорошо подходит для строгих требований по пропускной способности и энергопотреблению у AI-ускорителей и чипов для дата-центров. Выход годных в конце процесса уже поднялся до 90%+.

• EMIB + стеклянный интерпозер-подложка: старт в начале 2026 года, гигантская упаковка 78×77 мм (в 2 раза стандартный фотошаблон). Схема «10-2-10» (800μm толстый стеклянный чип + сверху и снизу по 10 слоев RDL = 20 слоев схемы). Позиционирование под HPC и AI-серверы.

图源：岐人复盘

По рыночному прогрессу: в 2026 году упаковка Intel EMIB-T уже получила заказы от Google на следующее поколение TPU. Также NVIDIA планирует внедрить EMIB в следующее поколение GPU Feynman. Meta планирует использовать это в CPU в 2028 году. SK海力士 сотрудничает с Intel, тестируя EMIB, чтобы снизить зависимость от CoWoS.

Недавно Intel объявила о назначении Ли Сикси (李锡熙) на должность исполнительного вице-президента Intel Foundry, с ответственностью за advanced packaging, системную интеграцию, разработку технологий для бэкэнда и производство бэкэнда; он будет напрямую отчитываться перед CEO Чэнь Ли-у (陈立武).

Ключевой смысл назначения в том, что Intel поднимает advanced packaging до уровня важной точки роста для Foundry. AI-ускорителям обычно нужно интегрировать логические чипы, HBM, I/O-чипы и другие Chiplet в один корпус. Возможности упаковочной платформы напрямую влияют на то, захочет ли клиент использовать Intel Foundry. Усиление задней упаковки как отдельного направления помогает Intel предоставлять более полный системный производственный план — помимо 18A, 14A и последующих техпроцессов.

В глобальной конфигурации Intel пытается не только догнать TSMC в переднем техпроцессе, но и привлечь клиентов по AI ASIC, HPC и облачным сервисам за счет бэкэнд-технологий вроде EMIB, Foveros, EMIB-T и гибридного бондинга. Advanced packaging может стать «точкой входа», чтобы Intel вернулась в цепочки поставок для высококлассных клиентов.

По мнению отраслевых экспертов, EMIB сейчас переходит от роли замены CoWoS в упаковке к роли второй опоры в эпоху больших AI-чипов. Эта двойная эволюция «кремниевый мост + стеклянный подложечный материал» ограничивает ценовую премию (premium) у CoWoS.

Foveros — это по-настоящему технология 3D-стеков Intel, позволяющая логический чип укладывать поверх логического чипа. По мере продвижения стратегии Intel IDM 2.0 бизнес по упаковке начинает брать заказы извне, напрямую конкурируя с TSMC CoWoS и SoIC.

I-Cube от Samsung

Конкурентное преимущество Samsung в том, что компания может предложить полный «под ключ» комплект — от производства HBM, контрактного производства логических техпроцессов до advanced packaging.

Семейство SAINT (Samsung Advanced Interconnect Technology) включает I-Cube (2.5D) и X-Cube (3D). Опираясь на собственное преимущество по мощностям производства HBM, Samsung изо всех сил пытается выиграть упаковочные заказы от клиентов для AI-чипов, стремясь сформировать цельную конкурентоспособность «память + упаковка».

图源：冷酷的岩石

I-Cube использует кремниевый интерпозер для интеграции логических чипов и HBM. Сейчас он уже поддерживает интеграцию до 8 стеков HBM. Под следующее поколение HBM4 Samsung активно продвигает технологию гибридного бондинга, чтобы заменить традиционный стек на микробугорках. Цель — повысить способность к отводу тепла и сократить высоту упаковки. Samsung планирует к 2026 году резко поднять месячную мощность HBM до 250 тыс. пластин, чтобы вернуть себе доминирование на рынке высокопроизводительных AI-ускорителей.

Однако в отрасли говорят: «Клиенты, выбирающие Samsung 2.5D-платформу упаковки, либо отгружают очень малые объемы, либо это только краткосрочные проекты на несколько месяцев. В эпоху, когда advanced packaging определяет характеристики чипа, Samsung срочно нужно усилить конкурентоспособность именно в этой области».

В ответ Samsung смещает технологический маршрут 2.5D-упаковки: от традиционной упаковки на уровне вафли (WLP) к панельной упаковке (PLP). PLP использует квадратные панели большого размера: у них выше коэффициент использования площади, а производственная эффективность лучше, чем у круглых вафель. По мере увеличения размеров AI-чипов применимость PLP будет расти. Samsung продвигает переход технологии Cube от WLP к PLP и уже разрабатывает «системную панель» (SoP) для сверхкрупных чипов; сейчас разрабатываемый размер — 415 мм × 510 мм.

Маршруты игроков отрасли — многообразие

Кроме того, такие OSAT/封测 гиганты как ASE (日月光) и Amkor также развивают подобные решения 2.5D упаковки. Хотя они ещё уступают CoWoS в предельной производительности, у них есть преимущества в стоимости и гибкости по мощностям, поэтому они постепенно откусывают долю в среднем и высоком сегментах.

Например, VIPack™ платформа, представленная ASE, предназначена для поддержки широкого спектра гетерогенной интеграции — от fan-out упаковки чипов (FOCoS) до co-packaged optics (CPO). Чтобы справиться с дефицитом мощностей, вызванным всплеском AI, ASE планирует в 2025 году вложить более 6,0 млрд долларов в виде capex. Фокус — расширение мощностей CoWoS на площадках Гаосюн (高雄) и Zhongke (中科) в Таидване. ASE также демонстрировала передовую технологию кремниевой фотоники: интеграция оптических движков непосредственно на упаковочную подложку значительно повышает эффективность передачи данных внутри AI дата-центров.

Amkor, являясь крупнейшим в мире вторым OSAT, делает стратегический акцент на плотную привязку к контрактным производителям передовых техпроцессов. Amkor подписала MoU с TSMC: на новом заводе в штате Аризона Amkor будет обеспечивать TSMC поддержку по упаковке и тестированию. Это сокращает время оборота при перемещении вафель через Тихий океан. R&D Amkor в области high-performance computing включает технологии RDL-интерпосера и мостовые технологии (например, Connect-S). Уже несколько производителей вычислительной и сетевой инфраструктуры проходят этап сертификации. Ожидается, что в 2026 году Amkor выйдет на массовое производство. Также Amkor имеет явные преимущества в области высокоплотной fan-out (HDFO): компания может предложить тонкие и эффективные interconnect-решения для будущих смартфонов и систем автомобильного ADAS.

Эти маршруты не являются полностью взаимозаменяемыми и не исключают друг друга: они адресно обслуживают разные сценарии применения. Для топовых AI GPU более важны пропускная способность, выход годных и зрелость процесса. Для кастомных AI ASIC более важны стоимость, гибкость поставок и стратегия с несколькими поставщиками. Для потребительской электроники и edge AI более важны размер, стоимость и возможность массового производства.

Можно ожидать, что рынок advanced packaging в будущем не будет доминироваться одной лишь TSMC. Он станет рынком, где сосуществуют несколько технологических маршрутов и несколько поставщиков.

Как китайской индустрии продвинуться в advanced packaging и «сломать сценарий»

Когда advanced packaging находится в руках лишь нескольких компаний, отечественная полупроводниковая индустрия не может оставаться в стороне. Дефицит мощностей CoWoS и технологические барьеры как раз отражают срочную необходимость для Китая ускорять прорывы в области advanced packaging.

Хорошая новость в том, что в стране идёт активное догоняющее развитие — и в треке advanced packaging не всё начиналось с нуля.

Такие OSAT/封测 гиганты, как 长电科技, 通富微电, 华天科技 и др., уже выстроили направления 2.5D/3D упаковки, а также Chiplet. Некоторые продукты уже вошли в стадию массового производства. Например, 长电科技 в июне 2026 года объявила об инвестициях в 7,8 млрд юаней в строительство на территории Шанхай Линьган (上海临港) завода по высококлассной advanced packaging-фабрике. Фокус — четыре направления: 2.5D/3D стек, HBM3e, Chiplet и CPO.

Кроме того, локальные компании вроде 盛合晶微, 甬矽电子 и 晶方科技 также наращивают ценность собственной цепочки поставок через advanced packaging с уникальными особенностями. Фонд Больших инвестиций третьей очереди (大基金三期) включил advanced packaging в список ключевых направлений поддержки.

По сравнению с TSMC CoWoS у китайских производителей, возможно, всё ещё есть разрыв на самом топовом уровне упаковки для AI GPU — в части синхронизации по HBM, контроля выхода годных и клиентской экосистемы. Но в области отечественных AI-чипов и нишевых применений у них более сильная близость к локальным клиентам.

И самое важное: распространение архитектуры Chiplet открывает отечественной индустрии окно «смены полосы» и ускоренного рывка. Когда чипы перестают стремиться к одному предельному большому монолиту, а вместо этого собирают высокую производительность из нескольких маленьких чипов, доля ценности упаковки будет продолжать расти. А это как раз тот пласт, в котором отечественный корпус/封测 сектор накопил особенно глубокий опыт.

Пишем в заключение

Борьба за CoWoS далеко не закончена.

TSMC расширяет мощности; Intel, Samsung и ASE догоняют и наращивают; в Китае продолжают активно прорываться. Тот, кто в этой гонке advanced packaging сможет выйти победителем, глубоко повлияет на расстановку сил в AI-чипах на следующие десять лет. Для отечественной индустрии это одновременно и вызов, и историческая возможность, которую нельзя упустить.

Источник статьи：半导体行业观察

Предупреждение о рисках и отказ от ответственности

        На рынке есть риски, инвестиции требуют осторожности. Эта статья не является индивидуальной инвестиционной рекомендацией и не учитывает особые инвестиционные цели, финансовое состояние или потребности конкретных пользователей. Пользователям следует оценить, соответствуют ли любые мнения, взгляды или выводы в этой статье их конкретной ситуации. Ответственность за инвестиционные решения лежит на вас.