NVIDIA暫停 TSMC COUPE solução óptica! Mudar para Tower fotónica, reveladas as razões para o fim do Plano A

A Nvidia decidiu temporariamente abandonar a proposta de fotónica de empacotamento conjunto da TSMC COUPE (Compact Universal Photonic Engine), e passou a utilizar a plataforma de fotónica de silício da Tower Semiconductors. A TSMC enfrentou atrasos no desenvolvimento do nitreto de titânio (SiN) PDK e falhas no desenvolvimento do acoplador de grelha óptica bidimensional, o que obrigou a Nvidia a activar o Plano B.
(Antecedentes: a revolução da alimentação de 800V da Nvidia não será adiada! E com a Delta Electronics e a ABB confirmaram: produção em série a tempo no 3.º trimestre)
(Nota de contexto: a Intel caiu do trono dos semicondutores, recorreu à TSMC para fabricar, e acabou por ser pressionada a vender quando a Qualcomm pediu uma aquisição — como se perdem boas cartas assim?)

Sumário

Toggle

• Retirada do Plano A: rota de fotónica de empacotamento conjunto da TSMC
• Entrada do Plano B: rota de fotónica de silício da Tower Semiconductors
• Significado para a cadeia de fornecimento de semicondutores de Taiwan

A Nvidia já decidiu abandonar temporariamente a proposta de fotónica de empacotamento conjunto da TSMC COUPE (Compact Universal Photonic Engine) e passar a usar a plataforma de fotónica de silício da Tower Semiconductors. A razão é que o progresso da TSMC no avanço da tecnologia de nitreto de titânio (SiN) tem sido lento, e o desenvolvimento do acoplador de grelha óptica bidimensional não atingiu as expectativas.

Retirada do Plano A: rota de fotónica de empacotamento conjunto da TSMC

De acordo com a análise de engenharia da Irrational Analysis, o plano original da Nvidia, o “Plano A”, era seguir a solução de fotónica de empacotamento conjunto (CPO) na plataforma da TSMC COUPE, recorrendo a uma arquitectura NRZ de banda larga de baixa velocidade de 50-64G, com uma arquitectura DWDM de 8 comprimentos de onda.

A tecnologia CPO empacota lasers directamente ao lado do chip de comutação, encurtando drasticamente a distância de transmissão dos sinais ópticos, reduzindo o consumo de energia e as perdas do sinal. A plataforma COUPE da TSMC era originalmente vista como o núcleo da próxima arquitectura de rede da Nvidia, mas dois gargalos tecnológicos-chave travaram o progresso:

• Atraso no desenvolvimento do SiN PDK — O kit de design de processo de fotónica de silício (PDK) da TSMC foi lançado mais tarde, afectando o calendário de design dos circuitos dos clientes a jusante
• Falha no acoplador de grelha óptica bidimensional — O desenvolvimento do acoplador de grelha óptica 2D de elevada densidade não atingiu as especificações, influenciando directamente a eficiência do acoplamento dos sinais ópticos

Entrada do Plano B: rota de fotónica de silício da Tower Semiconductors

A Nvidia transferiu o projecto para a plataforma de fotónica de silício (SiPho) da Tower Semiconductors e passou a utilizar a arquitectura NPO (Near-Photonics Optics):

• Modulação PAM4 de 200G / 400G — em vez da NRZ original de 50-64G
• DWDM de 16 comprimentos de onda — duplicando os 8 comprimentos de onda do Plano A, para compensar o problema de menor eficiência de largura de banda da NPO
• SerDes eléctricos mais fortes — o canal eléctrico da NPO é mais longo e tem mais reflexões (a capacidade do bump é um factor-chave), exigindo um equalizador (EQ) e um driver mais robustos

Mas a solução da Tower também tem dois custos:

• Menor densidade de canais — é necessário mais número de comprimentos de onda para atingir a mesma largura de banda
• Pior eficiência de consumo — a potência e as exigências de ruído do laser de grelha óptica aumentam de forma exponencial; ao mesmo tempo, os requisitos de SNR sobem, aumentando o encargo sobre o laser

Significado para a cadeia de fornecimento de semicondutores de Taiwan

Esta mensagem reflecte a pressão competitiva enfrentada pela TSMC na corrida da fotónica de silício. A COUPE é uma plataforma de motor fotónico universal desenvolvida pela TSMC, com o objectivo de tornar componentes ópticos tão normalizados e intercambiáveis quanto transístores. Se houver atraso no desenvolvimento, o calendário da arquitectura de rede da Nvidia será impactado directamente.

Vale a pena notar que a plataforma COUPE da TSMC não está apenas a ser usada pela Nvidia — várias empresas de design de chips de IA também estão a avaliar os fluxos de fotónica de silício da TSMC. O atraso do SiN PDK significa que os calendários de design a jusante também são adiados.

Por outro lado, a Tower Semiconductors, como empresa de foundry de semicondutores sob a Infineon, tem a sua tecnologia de fotónica de silício baseada em anos de investigação e desenvolvimento de circuitos integrados opto-electrónicos na Alemanha, com experiência madura de produção em larga escala, especialmente nos domínios Datacom e Telecom. A Nvidia ao migrar para a Tower mostra que a corrida da fotónica de silício não é um monopólio da TSMC.