A versão V2 da 'Lei Tao' chegou, que novas oportunidades a cadeia da indústria de semicondutores enfrentará?

Recentemente, de acordo com o artigo publicado na plataforma de pré-publicação de artigos científicos da Academia Chinesa de Ciências, ChinaXiv, He Tingbo, diretora da Huawei e presidente da Divisão de Negócios de Semicondutores, lançou a versão V2 do "A time scaling theory for multi-layer electronic systems" (Teoria de Escalonamento Temporal para Sistemas Eletrónicos Multicamada, conhecida internamente como "Lei τ (Tau)").

Em comparação com a versão V1 publicada a 25 de maio, o novo artigo mantém o quadro teórico original, mas acrescenta muitos detalhes de implementação prática, dados de medição e rotas de evolução de produtos, reforçando ainda mais a viabilidade da "Lei τ" como um novo princípio orientador para o desenvolvimento da indústria de semicondutores.

A publicação da versão V2 da "Lei τ" atraiu grande atenção, tendo recebido mais de 270 mil visualizações e mais de 55 mil downloads até ao momento da redação.

Em termos de oportunidades de investimento, relatórios institucionais indicam que a cadeia de ferramentas EDA (Automação de Design Eletrónico) é crucial para a promoção da lógica folding, sendo a maior oportunidade incremental para a cadeia de ferramentas EDA. Além disso, fabricantes de embalagens avançadas, wafers, equipamentos de teste, entre outros, poderão beneficiar.

Divulgação de dados de medição do novo chip Kirin

A "Lei τ" propõe substituir a "escala geométrica" pela "escala temporal (τ)" como novo princípio orientador para a evolução dos semicondutores e sistemas eletrónicos — através de tecnologias inovadoras como a lógica folding, comprimir continuamente o atraso de propagação do sinal e aumentar a densidade de transístores, permitindo assim a evolução contínua dos semicondutores e sistemas eletrónicos.

De acordo com a versão V2 do artigo, em comparação com a linha de base do design planar tradicional do Kirin 9030 Pro em 2025, o Kirin 2026 utiliza lógica folding, aumentando a densidade de transístores de 155MTr/mm² para 238MTr/mm² no mesmo nó de processo — um aumento que antes exigia três anos de escala geométrica para ser alcançado. O Kirin 2026 também aumenta a frequência de relógio em 13% para 3.1GHz a uma tensão de alimentação de 1.1V. Em comparação com o Kirin 9030 Pro, a 25°C e com o mesmo desempenho alvo, o Kirin 2026 pode reduzir a tensão de alimentação de 1.1V para 0.9V, normalizando o consumo de energia para 0.59, ou seja, uma redução de 41%.

Em maio deste ano, He Tingbo afirmou numa entrevista que, sob a "Lei τ", a evolução dos chips pode ter um desenvolvimento "acelerado". Este outono, a Huawei lançará um novo chip para telemóveis Kirin, o primeiro "chip τ" completo.

A versão V2 do artigo prevê que, na próxima década, a lógica folding evoluirá de folding local de caminhos críticos para folding abrangente e multinível — cada embalagem integrará três, quatro ou mais camadas ativas. De 2026 a 2035, a densidade de transístores deverá avançar para 400MTr/mm² e além.

Ao mesmo tempo, a lógica folding permite que os chips Kirin aumentem significativamente a frequência do núcleo da CPU, abrindo caminho para frequências de 4GHz e superiores.

A "Lei τ" fornece um novo caminho para uma base de computação AI de alta eficiência energética

A versão V1 da Lei τ mencionou que, entre maio de 2020 e maio de 2026, a Huawei projetou e implementou a produção em massa de 381 chips, servindo áreas como dispositivos móveis, inteligência artificial, automóveis, indústria e infraestrutura. Em todo o portfólio de produtos, a estratégia de escala τ foi consistentemente validada.

A "Lei τ" também se aplica ao campo da inteligência artificial. A versão V2 do artigo descreve a escala τ em centros de dados de IA. A escala τ é realizada a nível de IA através de três níveis de cooperação: arquitetura do sistema (barramento unificado), interconexão ótica Hi-ONE e reconfiguração topológica da própria embalagem (folding 3D). A versão V2 adiciona diagramas esquemáticos para explicar ainda mais a divisão de trabalho e cooperação das três tecnologias: barramento unificado, Hi-ONE e folding 3D.

He Tingbo prevê no artigo que, por volta de 2030, o Ascend 990 introduzirá a lógica folding no domínio dos aceleradores de IA. Seguindo este caminho, a integração de hardware deverá aumentar mais de 100 vezes até 2035, com o efeito de redução τ a cobrir cada camada da pilha, não apenas o nível do dispositivo.

Um relatório da Zheshang Securities afirma que o valor central da "Lei τ" da Huawei no design de chips de IA é satisfazer a necessidade urgente de alta eficiência energética e alta densidade de computação da explosão da computação AI através de inovação arquitetónica sistémica, em vez de depender apenas da microescala do processo. Para a infraestrutura de computação AI, a "Lei τ" responde aos principais pontos problemáticos de alta pressão de transferência de dados e altos custos de energia na era dos grandes modelos, fornecendo um caminho de desenvolvimento sustentável para construir uma base de computação AI verde e de alta eficiência energética.

Instituições afirmam que a cadeia de ferramentas EDA é a maior oportunidade incremental

Em termos de oportunidades de investimento, as atuais ferramentas EDA foram desenvolvidas para a era do design planar, e as instituições veem a cadeia de ferramentas EDA com bons olhos. Um relatório da BOCOM International afirma que a principal restrição à promoção generalizada da lógica folding vem da cadeia de ferramentas EDA. As atuais ferramentas EDA nasceram na era do design planar de chips, e os requisitos da lógica folding são completamente diferentes. A cadeia de ferramentas EDA é a maior oportunidade incremental para a lógica folding.

Além disso, analistas afirmam que a implementação da lógica folding depende altamente de embalagens avançadas. Um relatório da Zhongyuan Securities afirma que a lógica folding pode melhorar significativamente o desempenho dos chips, e requer tecnologias de embalagem avançadas como integração 2.5D/3D, bonding híbrido, TSV (Through-Silicon Via) e Chiplet. As embalagens avançadas tornar-se-ão o núcleo que afeta o desempenho dos chips, e espera-se que impulsionem o rápido crescimento da procura por equipamentos de embalagem e teste avançados. As fábricas de wafers que suportam a arquitetura de lógica folding poderão ver uma aceleração na libertação de capacidade. Recomenda-se a atenção às oportunidades de investimento em fabricantes nacionais de embalagens avançadas, fábricas de wafers e fabricantes de equipamentos semicondutores.

Instituições preveem que o setor de PCB (Placa de Circuito Impresso) poderá beneficiar da evolução da Lei τ. Um relatório da Caixin Securities afirma que os PCBs, como componentes eletrónicos de interconexão chave, além de fornecer conexões elétricas, também suportam funções como transmissão de sinais digitais e analógicos, fornecimento de energia e emissão/receção de sinais de radiofrequência e micro-ondas. A evolução da "Lei τ" deverá promover ainda mais o desenvolvimento de alta qualidade da indústria de PCB, reforçar a tendência de interconexão de alta densidade, acelerar o ritmo de implementação de tecnologias como VPD (Vertical Power Delivery) e incorporação, e aumentar o valor acrescentado dos produtos PCB e as barreiras competitivas da indústria.

(Editado por: Wenjing)

Palavras-chave:

                                                            semicondutores