Intel aposta numa "variante de arquitetura de 1.4nm"... A avaliar a entrega de energia tanto na parte frontal como na traseira

O fabricante integrado de dispositivos (IDM) Intel terá estado a considerar, internamente, uma arquitetura que aproveita a entrega de energia tanto na parte frontal como na traseira, para tentar alcançar os seus rivais no nó ultrafino da classe de 1.4nm. De acordo com a indústria, a Intel tinha planeado aplicar "PowerDirect", uma tecnologia apenas de entrega de energia pela parte traseira (BSPDN), no 14A, o processo base da classe de 1.4nm. Para o processo seguinte, 14A2, no entanto, diz-se que está a avaliar a introdução de uma arquitetura "Dual side" que utiliza tanto a parte frontal como a traseira. Esta alteração estrutural está diretamente ligada à limitação litográfica (defeitos estocásticos) que surge à medida que o passo mínimo de interligação metálica (M0) que a Intel procura se estreita para cerca de 21nm.
A Intel anunciou oficialmente um plano para aumentar a densidade dos chips em 1,3 vezes em relação ao seu 18A existente, para poder acompanhar o N2/A14 da TSMC e o SF2Z da Samsung. O processo 14A visa um passo M0 de cerca de 28nm, mas através de melhorias de estilo meio nó, o 14A2 é analisado como reduzindo o passo M0 para 21nm. Neste caso, mesmo quando a litografia é realizada duas vezes (dupla padronização), o ganho geral de densidade é suficientemente grande para que a economia das ferramentas EUV High NA, que custam centenas de milhares de milhões de won por unidade, melhore efetivamente.
O problema é que, uma vez que as linhas dos circuitos se tornam extremamente finas, com 21nm ou menos, a resistência da interligação aumenta exponencialmente. A infraestrutura nano through silicon via (nTSV) originalmente construída para a entrega de energia pela parte traseira não consegue, por si só, lidar com a densidade de corrente que os transístores exigem, produzindo uma "queda IR" na qual a tensão cai abruptamente. Consequentemente, a Intel é analisada como tendo adotado uma estrutura híbrida que mantém a rede de entrega de energia pela parte traseira como o caminho principal, enquanto realoca parte da interligação metálica da parte frontal de volta para sinais auxiliares de energia e relógio, de forma a garantir a margem de energia que se tornou insuficiente devido aos limites de escalabilidade e litografia. Apesar da desvantagem de uma maior complexidade das interligações, isto é lido como um "produto de compromisso", uma variação retroativa da arquitetura empreendida para extrair as especificações do processo de 21nm.
A Intel está com pouco tempo. De acordo com o seu roteiro, o 14A está programado para passar por produção de risco em 2028 e entrar em produção em massa em 2029. Para esse fim, a Intel planeia distribuir a versão 0.9 do kit de design de processo (PDK) do 14A a clientes externos este outubro, e enfrenta agora a tarefa de garantir encomendas firmes de grandes clientes fabless nos próximos 18 meses. Em contraste, a rival TSMC já garantiu rendimentos estáveis no seu processo de 2nm (N2) ao longo de 2025 e 2026, completando a sua entrada no mercado em linha com o calendário de lançamento de produtos do seu maior cliente, a Apple. Além disso, quando a Intel iniciar a produção de risco do 14A em 2028, a TSMC planeia já ter enviado produtos acabados reais de 1,4nm (A14) para o mercado. A Samsung Electronics também planeia comercializar o "SF2Z", um processo melhorado de 2nm que aplica entrega de energia pela parte traseira, em 2027. A maior arma da Samsung é a proficiência em transístores Gate All Around (GAA) que aperfeiçoou desde que adotou a estrutura no nó de 3nm.
Um responsável da indústria explicou: "Enquanto a Intel luta para garantir rendimentos porque introduziu GAA e BSPDN juntos pela primeira vez no 20A/18A, a Samsung está simplesmente a sobrepor a entrega de energia pela parte traseira (BSPDN) a uma estrutura GAA de 2nm já comprovada, pelo que o seu risco técnico é muito menor."
$INTC