SemiAnalysis: O próximo TPU do Google usará o pacote EMIB-T da Intel.

No dia 1 de julho, de acordo com a conhecida agência de análise de semicondutores SemiAnalysis, a próxima geração de TPU da Google, com o codinome Humufish, abandonará o encapsulamento CoWoS da TSMC em favor da tecnologia EMIB-T da Intel.

Atualmente, o CoWoS da TSMC é o padrão da indústria para encapsulamento de chips de IA. Como gigante tecnológica de topo, se o seu produto emblemático migrar com sucesso para o sistema de encapsulamento da Intel, isso impactará a TSMC. A SemiAnalysis afirmou na plataforma X:

“A próxima TPU da Google, com o codinome Humufish, utilizará o EMIB-T da Intel, em vez do CoWoS da TSMC. O CoWoS é a escolha padrão da indústria, e é precisamente por isso que a migração de um componente emblemático para outra solução merece atenção.”

A diferença principal entre ambos reside no percurso físico do encapsulamento. O CoWoS coloca todas as pastilhas (dies) num grande interposer de silício ou RDL. Já a tecnologia EMIB da Intel incorpora pequenas pontes de silício diretamente no substrato orgânico, fazendo a ponte apenas onde forem necessárias ligações entre chips.

Superar as limitações da máscara e reduzir custos

O interposer de silício do CoWoS da TSMC é impresso através de litografia, pelo que o seu tamanho físico está estritamente limitado pelo limite da máscara.

A SemiAnalysis explicou: “O limite da versão monólito (CoWoS-S) é aproximadamente 3,3 vezes o tamanho da máscara, sendo esta também a razão pela qual a TSMC está a migrar para o CoWoS-L. O EMIB não está limitado pela máscara, pelo que é uma tecnologia muito mais escalável.”

Para além da superação de dimensões, o custo e a eficiência são outros impulsionadores principais. O EMIB elimina completamente o dispendioso interposer, reduzindo significativamente os custos de encapsulamento.

A diferença mais intuitiva reflete-se na utilização da pastilha de silício. As bolachas de silício são redondas; se forem cortadas para obter grandes interposers, as áreas marginais geram muito desperdício, e quanto maior a dimensão, menor é a taxa de rendimento. É como cortar grandes quadrados de massa redonda — muitos restos são inevitáveis.

Em contraste, a SemiAnalysis afirmou: “As pequenas pontes de silício podem ser densamente dispostas, com quase nenhum desperdício.” Além disso, esta escolha também proporciona aos compradores um segundo fornecedor para além da TSMC.

Com alimentação vertical, EMIB-T adapta-se à próxima geração de HBM

O Humufish utiliza especificamente a tecnologia EMIB-T, onde o “T” representa os vias de silício (TSV). Este design resolve os problemas de alimentação no encapsulamento tradicional.

A SemiAnalysis explicou que o EMIB comum não possui vias na ponte de silício, pelo que a eletricidade tem de contorná-la através do substrato, o que pressiona a alimentação. “O EMIB-T transporta a eletricidade verticalmente diretamente através da ponte de silício, e adiciona condensadores e planos de terra para fornecer energia mais limpa.”

Esta atualização arquitetónica visa precisamente permitir que o chip se adapte à próxima geração de HBM (memória de alta largura de banda) e às necessidades de interconexão de maior largura de banda.

Adaptabilidade arquitetónica e o grande teste de produção em massa

Relativamente às discussões do mercado sobre o CoWoS-L da TSMC também utilizar pontes de silício locais, o analista independente da indústria Nutty salientou que o CoWoS-L adiciona uma camada global de RDL sobre a estrutura baseada em pontes de silício, o que, embora aumente a flexibilidade de roteamento, também acrescenta área e complexidade ao processo.

“Para chips como o Humufish, que parecem estar otimizados para cargas de trabalho de inferência e agentes, o fluxo de dados pode ser mais estruturado”, analisou Nutty. “Neste caso, a abordagem do EMIB de colocar ligações de alta densidade apenas onde são necessárias é mais racional do que pagar pela flexibilidade de roteamento para todo o encapsulamento.”

Nutty considera que é precisamente aqui que reside a importância do EMIB-T. Não só permite reduzir a utilização de silício e os custos de encapsulamento, como também serve como segundo fornecedor fora do ecossistema restrito do CoWoS.

Taxa de rendimento na produção em massa é crucial, Intel enfrenta grande teste de execução

Embora a arquitetura seja extremamente atrativa, a execução continua a ser a maior incógnita. O utilizador Axi afirmou diretamente: “Antes de se gabar da poupança de custos, mostre-nos primeiro a taxa de rendimento.”

A SemiAnalysis alertou: “O EMIB comum já é enviado em grande escala há anos, mas o EMIB-T é uma nova tecnologia, e as pontes de silício que fornecem alimentação são mais difíceis de fabricar à medida que se escala a produção.”

Estas vantagens só se concretizarão se a Intel conseguir aumentar a taxa de rendimento e a produção conforme planeado. Se o progresso da Intel atrasar, o plano de reserva da Google continua a ser o CoWoS com capacidade limitada. O sucesso ou fracasso desta migração tecnológica testará diretamente a verdadeira capacidade de entrega do encapsulamento avançado da Intel.

Aviso de risco e cláusula de isenção de responsabilidade

        O mercado tem riscos, o investimento requer cautela. Este artigo não constitui uma recomendação de investimento pessoal, nem considera os objetivos de investimento, situação financeira ou necessidades específicas de cada utilizador. O utilizador deve considerar se qualquer opinião, visão ou conclusão neste artigo se adequa à sua situação específica. O investimento com base neste artigo é da sua própria responsabilidade.