IBM revela chip sub-1 nanómetro com 100 mil milhões de transístores, prolongando a Lei de Moore.

A IBM revelou na quinta-feira a primeira tecnologia de chip sub-1 nanómetro do mundo, um protótipo de investigação no nó de 0,7 nanómetros que aloja quase 100 mil milhões de transístores num chip do tamanho de uma unha.

• Principais conclusões:
• • O chip nanostack da IBM no nó de 0,7 nm aloja quase 100 mil milhões de transístores, quase o dobro da densidade do chip de 2021 da IBM.
• • A arquitetura 3D proporciona até 70% mais eficiência energética, visando cargas de trabalho de aceleradores de inteligência artificial (IA) com uma melhoria de 40% na escalabilidade da SRAM.
• • A IBM Research vê um caminho para produção em cinco anos e projeta que o design nanostack suporta pelo menos uma década de escalabilidade contínua de semicondutores.

Uma Nova Arquitetura, Não Apenas um Chip Mais Pequeno

O anúncio centra-se no que a IBM chama de "nanostack", uma arquitetura de transístor tridimensional totalmente nova desenvolvida nas suas instalações de investigação de semicondutores em Albany, Nova Iorque. O design empilha e desfasam transístores verticalmente em duas camadas ligadas, utilizando um material dielétrico ultrafino para as separar.

Essa abordagem difere fundamentalmente da tecnologia de nanofolhas que a IBM pioneirou e que a indústria em geral adotou. As nanofolhas comprimiam as características em duas dimensões. O nanostack adiciona densidade numa terceira.

"Não estamos apenas a fabricar transístores mais pequenos, estamos a reinventar como os chips são construídos para fornecer significativamente mais potência e eficiência energética", disse Jay Gambetta, Diretor da IBM Research e IBM Fellow.

O que os Números Mostram

Os resultados técnicos publicados pela IBM, apresentados na VLSI 2026, reportam o seguinte em comparação com o chip de 2 nm da IBM de 2021:

• Quase o dobro da densidade de transístores
• Até 50% mais desempenho
• Até 70% mais eficiência energética
• Melhoria de 40% na escalabilidade da SRAM

O ganho em SRAM é particularmente relevante para cargas de trabalho de IA. A largura de banda de memória no chip é um fator limitante para aceleradores de IA, e uma melhor escalabilidade da SRAM permite que os designers de chips coloquem mais memória perto do processador sem aumentar a área ou o consumo de energia.

Porque é que a Designação de 0,7 nm Precisa de Contexto

Os números dos nós de processo modernos já não correspondem a dimensões físicas literais. As camadas do canal do transístor no design nanostack da IBM medem aproximadamente 5 nanómetros de espessura, ou cerca de 15 átomos de silício. A designação de 0,7 nm reflete a densidade e a geração de desempenho, não uma medição direta de cada característica no chip.

A IBM reconheceu isso diretamente. A posição da empresa é que o método nanostack proporciona os ganhos efetivos esperados da escalabilidade sub-1 nm ao ir na vertical, em vez de encolher cada dimensão para perto dos limites atómicos.

Um Caminho para a Lei de Moore

A indústria de semicondutores tem enfrentado pressão crescente à medida que a redução bidimensional tradicional atinge constrangimentos físicos, incluindo tunelamento quântico, dissipação de calor e custo de fabrico. O ritmo dos ganhos provenientes de melhorias puramente litográficas abrandou.

A abordagem da IBM aborda isto ao adicionar densidade através de integração sequencial 3D. A empresa projeta que a arquitetura nanostack pode suportar pelo menos uma década de escalabilidade contínua a partir deste ponto.

Dan Hutcheson, da Techinsights, disse que o desenvolvimento coloca "mais 10, 15 anos no roteiro".

Grandes concorrentes como Intel, Samsung e TSMC estão a prosseguir estratégias relacionadas de transístores tridimensionais, incluindo designs FET complementares. O anúncio da IBM representa uma demonstração funcional de um caminho verificado no limiar sub-1 nm.

O Ecossistema de Investigação em Albany

A IBM realiza este trabalho juntamente com parceiros como Lam Research, Tokyo Electron e SCREEN Semiconductor Solutions. A instalação de Albany também albergará uma ferramenta de litografia ultravioleta extrema de Alta Abertura Numérica da ASML, um sistema necessário para a próxima fase de escalabilidade lógica.

A IBM anunciou separadamente planos para formar a Anderon, uma fundição quântica autónoma destinada a fabricar wafers quânticos em escala comercial.

Cronograma para a Produção

O chip nanostack continua a ser um protótipo de investigação, embora a IBM tenha confirmado que demonstrou operação funcional de inversor CMOS com o desempenho de comutação esperado. A IBM vê um caminho para a adoção na produção dentro de cinco anos, ou aproximadamente 2031.

O anúncio não sinaliza o lançamento iminente de um produto. Sinaliza que a próxima geração de hardware da indústria tem uma base estrutural viável.