A Google lança a oitava geração de TPU, detalhes da arquitetura de rede em rack 8t

robot
Geração de resumo em curso
AIMPACT mensagem, 16 de maio (UTC+8), o Google revelou detalhes arquiteturais do oitavo geração de TPU (TPU 8t) conectado ao nível de rack na rede Virgo.
A rede utiliza switches de alta cardinalidade e uma topologia plana de duas camadas sem bloqueios, aumentando a largura de banda da rede do centro de dados em 4 vezes em relação à geração anterior, podendo conectar mais de 134.000 chips TPU 8t com uma única estrutura, oferecendo uma largura de banda bidirecional não bloqueante de 47 Pb/s e uma performance de quase linear de mais de 1,7K ExaFlops.
O TPU 8t em si utiliza uma topologia de anel 3D, com um único módulo super capaz de escalar até 9600 chips, e suporta expansão para mais de um milhão de chips através do JAX e Pathways.
Tecnologias-chave incluem aceleradores SparseCore, sobreposição e escalonamento equilibrado de VPU/MXU, suporte nativo a FP4, e integração do CPU Axion baseado em Arm para eliminar gargalos do host.
Este design é voltado para a evolução de modelos de IA, de grandes modelos de linguagem densos para modelos de especialistas híbridos em grande escala e arquiteturas intensivas em inferência.
(Fonte: InFoQ)
Ver original
Esta página pode conter conteúdos de terceiros, que são fornecidos apenas para fins informativos (sem representações/garantias) e não devem ser considerados como uma aprovação dos seus pontos de vista pela Gate, nem como aconselhamento financeiro ou profissional. Consulte a Declaração de exoneração de responsabilidade para obter mais informações.
  • Recompensa
  • 10
  • 2
  • Partilhar
Comentar
Adicionar um comentário
Adicionar um comentário
GateUser-1bc81bb2
· 1h atrás
Desde TPU v4 até 8t, essa velocidade de iteração faz a Nvidia não conseguir dormir.
Ver originalResponder0
GateUser-bf5d0c14
· 3h atrás
Interligação de racks com Virgo, duas camadas planas sem bloqueios, estes detalhes do projeto são bastante robustos
Ver originalResponder0
BlackVelvetKey
· 4h atrás
SparseCore e FP4 suportados nativamente, quanto podem reduzir o custo de treino?
Ver originalResponder0
AuroraSnowyWildernessSolitary
· 4h atrás
47Pb/s de largura de banda não bloqueante é realmente absurdo, o design de topologia de rede do Google deve estar a caminho da AGI, não é?
Ver originalResponder0
GateUser-f78f1f3e
· 7h atrás
Expansão de milhões de chips, a ligação do ecossistema JAX/Pathways é muito profunda nesta rodada
Ver originalResponder0
CatUnderTheNeonBridge
· 7h atrás
13,4万 chips de estrutura única, esta escala deixou a AWS em silêncio, a Azure chorando de emoção
Ver originalResponder0
AirdropJanitor
· 7h atrás
Arm Axion CPU integrado, o TPU também seguirá a rota do SoC
Ver originalResponder0
AprDaydream
· 7h atrás
Otimização dedicada à arquitetura MoE, parece que a próxima geração do Gemini vai fazer grandes coisas
Ver originalResponder0
AirdropArchivist
· 7h atrás
VPU/MXU sobreposição de equilíbrio, o Google finalmente entendeu como agendar as unidades de cálculo
Ver originalResponder0
QuantitativeButNotPretentious
· 7h atrás
Super cápsula única com chip 9600, como é que resolveram a refrigeração? Estou curioso
Ver originalResponder0
Ver mais