A Google lança a oitava geração de TPU, detalhes da arquitetura de rede em rack 8t

robot
Geração de resumo em curso
AIMPACT mensagem, 16 de maio (UTC+8), o Google revelou detalhes arquiteturais do oitavo geração de TPU (TPU 8t) conectado ao nível de rack na rede Virgo.
A rede utiliza switches de alta cardinalidade e uma topologia plana de duas camadas sem bloqueios, aumentando a largura de banda da rede do data center em 4 vezes em relação à geração anterior, podendo conectar mais de 134.000 chips TPU 8t com uma única estrutura, oferecendo uma largura de banda bidirecional não bloqueante de 47 Pb/s e uma performance de quase linear de mais de 1,7K ExaFlops.
O TPU 8t em si utiliza uma topologia de anel 3D, com um único módulo super capaz de escalar até 9600 chips, e suporta expansão para mais de um milhão de chips através do JAX e Pathways.
Tecnologias-chave incluem aceleradores SparseCore, sobreposição e escalonamento equilibrado de VPU/MXU, suporte nativo a FP4, e integração do CPU Axion baseado em Arm para eliminar gargalos do host.
Este design é voltado para a evolução de modelos de IA, desde grandes modelos de linguagem densos até modelos de especialistas híbridos em grande escala e arquiteturas intensivas em inferência.
(Fonte: InFoQ)
GOOGLX0,51%
Ver original
Esta página pode conter conteúdos de terceiros, que são fornecidos apenas para fins informativos (sem representações/garantias) e não devem ser considerados como uma aprovação dos seus pontos de vista pela Gate, nem como aconselhamento financeiro ou profissional. Consulte a Declaração de exoneração de responsabilidade para obter mais informações.
  • Recompensa
  • 5
  • Republicar
  • Partilhar
Comentar
Adicionar um comentário
Adicionar um comentário
L2LunchBoy
· 6h atrás
O treino de precisão FP4 consegue manter-se estável, ou é apenas para inferência?
Ver originalResponder0
NeonIceMelt
· 6h atrás
13.4 milhões de chips com estrutura única, como dividir o domínio de falhas é uma questão de conhecimento
Ver originalResponder0
LatencyLullaby
· 7h atrás
SparseCore e FP4 suportados nativamente, a Google está a reduzir ao máximo o custo de inferência.
Ver originalResponder0
GateUser-ebdc7d3a
· 7h atrás
Unidade de satélite única com chip de 9600, estou muito curioso para saber como fazem a dissipação de calor nesta densidade
Ver originalResponder0
ByteBard
· 7h atrás
Arm Axion CPU integrado, a computação heterogênea está a ficar cada vez melhor.
Ver originalResponder0