A Huawei propôs a lei de escala τ, o chip Kirin será usado pela primeira vez com LogicFolding neste outono.

robot
Geração de resumo em curso
De acordo com o monitoramento Beating, a Huawei anunciou na conferência acadêmica internacional IEEE de circuitos e sistemas ISCAS de 2026 a lei de escala τ, propondo substituir a escala geométrica pela escala temporal, buscando novas direções para a evolução de chips e sistemas eletrônicos.
Com base na rota de escala temporal, a Huawei lançou a arquitetura LogicFolding e anunciou que o chip Kirin, a ser lançado no outono de 2026, adotará pela primeira vez a arquitetura LogicFolding.

A lei de Moore tradicional depende da redução contínua do tamanho geométrico dos transistores, mas os processos avançados enfrentam limites físicos e uma diminuição nos retornos de custo.
O núcleo da lei de escala τ é a redução sistemática do tempo de propagação de sinais e dados em dispositivos, circuitos, chips e sistemas, melhorando assim o desempenho, a eficiência energética e a densidade de transistores equivalente.

No nível do dispositivo, a Huawei reduz a constante de tempo τ otimizando a resistência dos transistores e das interconexões, bem como a capacitância parasita.
No nível do circuito, o LogicFolding rompe as fronteiras tradicionais de layout de circuitos, encurtando o roteamento de caminhos críticos e reduzindo a carga resistiva e capacitiva na propagação de sinais.
No nível do chip, a Huawei melhora a eficiência paralela por meio de design colaborativo de software, arquitetura e chip.
No nível do sistema, o protocolo de interconexão UnifiedBus visa a implementação de endereçamento de memória unificado e semântica de memória nativa para o SuperPoD, reduzindo a latência de comunicação do sistema.

A Huawei afirma que, nos últimos 6 anos, projetou e produziu em massa 381 chips baseados na lei de escala τ, cobrindo cenários como telefones móveis e computação de IA.
A empresa prevê que, até 2031, os chips de alta gama projetados com base na lei de escala τ alcançarão uma densidade de transistores equivalente a uma tecnologia de 14 Å, ou seja, 1,4 nm.
Atualmente, a Huawei divulgou apenas o método de design e os objetivos de rota, sem fornecer dados de testes de desempenho independentes do LogicFolding nos chips Kirin.
Ver original
Esta página pode conter conteúdos de terceiros, que são fornecidos apenas para fins informativos (sem representações/garantias) e não devem ser considerados como uma aprovação dos seus pontos de vista pela Gate, nem como aconselhamento financeiro ou profissional. Consulte a Declaração de exoneração de responsabilidade para obter mais informações.
  • Recompensa
  • 10
  • 2
  • Partilhar
Comentar
Adicionar um comentário
Adicionar um comentário
0xLateDiner
· 5h atrás
Sanções durante quatro anos resultaram em 381 versões, uma média de duas por semana, uma velocidade de iteração mais rápida do que muitos projetos de código aberto.
Ver originalResponder0
GateUser-bf5d0c14
· 6h atrás
A escala geométrica atingiu o limite, a dimensão do tempo abre um novo espaço, um pouco parecido com a expansão de cálculo durante testes em IA
Ver originalResponder0
QueueJumper
· 6h atrás
Tempo troca espaço, esta estratégia é como cercar a cidade do campo, esperando olhar para trás em 2031 e ver o que fazemos hoje
Ver originalResponder0
GateUser-21ddf7c7
· 6h atrás
14Å equivalente a parecer vazio, mas se a relação de eficiência realmente igualar a 2nm, a disputa pelo nome perderá o sentido.
Ver originalResponder0
FlowingColorfulInkHeart
· 6h atrás
A expressão "salto entre camadas" envolve a integração completa de software, hardware e algoritmos; a otimização de ponta a ponta é a verdadeira solução
Ver originalResponder0
BreadthHunter
· 6h atrás
De ser cortada do fornecimento de EDA a desenvolver uma metodologia própria, os chips da Huawei escreveram estes cinco anos numa narrativa hardcore e empolgante
Ver originalResponder0
BearMarketWithAHintOfOrange
· 6h atrás
Qilin primeiro usa LogicFolding, o desempenho do telefone flagship precisa dar a volta? Uma avaliação prática
Ver originalResponder0
Mint-FlavoredGasFee
· 6h atrás
Publicar isto na conferência ISCAS, se o mundo académico reconhece ou não, isso é outra questão, mas a indústria certamente vai estar a observar.
Ver originalResponder0
Half-MeltedIceCreamPosition
· 6h atrás
O nome da lei de escala τ foi bem escolhido, τ representa a constante de tempo, e o DNA do controle teórico foi ativado.
Ver originalResponder0
ColdBrewYield
· 6h atrás
381 modelos de chips de produção em massa, por trás deste número está toda a determinação forçada pelas sanções
Ver originalResponder0
Ver mais
  • Fixado