NVIDIA pospone momentáneamente el plan de COUPE de TSMC para la solución óptica; cambia hacia silicio fotónico para Tower; se revelan las razones para la salida del Plan A

Nvidia（輝達）暫時放棄臺積電 COUPE（Compact Universal Photonic Engine）共封裝光學方案 y se centra en la plataforma de fotónica de silicio de Tower Semiconductor. La demora de TSMC en el desarrollo del SiN PDK (nitruro de titanio, SiN) y un error en el desarrollo de los acopladores de rejilla bidimensional obligaron a Nvidia a activar el Plan B.
（Antecedentes: ¡la revolución de alimentación de 800V de Nvidia no se retrasa! Con confirmación de socios de Delta Electronics y ABB: producción en volumen a tiempo en el Q3）
（Información de contexto: Intel cayó desde el trono de los semiconductores, contrató a TSMC para fabricar, y al final terminó cuando Qualcomm pidió una compra; ¿cómo se pierden buenas cartas así?）

Tabla de contenidos

Toggle

• Salida del Plan A: ruta de fotónica de empaquetado en común de TSMC
• Entrada del Plan B: ruta de fotónica de silicio de Tower Semiconductor
• Implicaciones para la cadena de suministro de semiconductores de Taiwán

Nvidia ya ha decidido abandonar temporalmente el plan de fotónica de empaquetado en común de TSMC COUPE（Compact Universal Photonic Engine）y pasar a usar la plataforma de fotónica de silicio de Tower Semiconductor. El motivo es que el avance de TSMC en la tecnología de nitruro de titanio (SiN) es lento y que el desarrollo del acoplador de rejilla bidimensional no ha alcanzado lo esperado.

Salida del Plan A: ruta de fotónica de empaquetado en común de TSMC

De acuerdo con el análisis de ingeniería de Irrational Analysis, el “Plan A” original de Nvidia era un enfoque de fotónica de empaquetado en común（CPO）basado en la plataforma COUPE de TSMC, usando un esquema de banda ancha de baja velocidad 50-64G NRZ con una arquitectura DWDM de 8 longitudes de onda.

La tecnología CPO encapsula el láser directamente al lado del chip de conmutación, acortando drásticamente la distancia de transmisión de las señales ópticas y reduciendo el consumo de energía y la pérdida de señal. La plataforma COUPE de TSMC se consideraba originalmente el núcleo de la próxima arquitectura de red de Nvidia, pero dos cuellos de botella clave frenaron el progreso:

• Retraso en el desarrollo del SiN PDK — el kit de diseño del flujo de fotónica de silicio (PDK) de TSMC se retrasó en su lanzamiento, afectando los calendarios de diseño de circuitos de los clientes posteriores
• Error en el acoplador de rejilla bidimensional — el desarrollo de acopladores de rejilla bidimensionales de alta densidad no alcanzó las especificaciones, impactando directamente la eficiencia de acoplamiento de las señales ópticas

Entrada del Plan B: ruta de fotónica de silicio de Tower Semiconductor

Nvidia ha trasladado el proyecto a la plataforma de fotónica de silicio (SiPho) de Tower Semiconductor y ha cambiado a la arquitectura NPO（Near-Photonics Optics）:

• Modulación PAM4 de 200G / 400G — sustituye el 50-64G NRZ original
• DWDM de 16 longitudes de onda — el doble que las 8 longitudes de onda del Plan A, para compensar el problema de menor eficiencia de ancho de banda de NPO
• SerDes eléctricos más potentes — el canal eléctrico de NPO es más largo y hay más reflexión (el capacitancia del bump es un factor clave), lo que requiere ecualizadores (EQ) y controladores más potentes

Pero la solución de Tower también tiene dos costos:

• Menor densidad de canales — se necesitan más longitudes de onda para lograr el mismo ancho de banda
• Peor eficiencia de consumo de energía — los requisitos de potencia y ruido del láser de rejilla aumentan de forma exponencial, se elevan las exigencias de SNR y se agrava la carga del láser

Implicaciones para la cadena de suministro de semiconductores de Taiwán

Esta noticia refleja la presión competitiva sobre TSMC en la pista de fotónica. COUPE es una plataforma de motor fotónico universal desarrollada por TSMC, con el objetivo de estandarizar los componentes ópticos como si fueran transistores, para que sean intercambiables. Si hay retrasos en el desarrollo, el cronograma de la arquitectura de red de Nvidia se verá afectado de manera directa.

Cabe destacar que la plataforma COUPE de TSMC no solo es usada por Nvidia: varias empresas de diseño de chips de IA también evalúan los flujos de fotónica de TSMC. El retraso del SiN PDK significa que los calendarios de diseño de la cadena posterior se posponen en sincronía.

Por otro lado, Tower Semiconductor, como fabricante subcontratado de semiconductores bajo Infineon (Infineon), deriva su tecnología de fotónica de la investigación de circuitos optoelectrónicos integrados acumulada durante años en Alemania, con experiencia madura especialmente en Datacom y Telecom a nivel de producción en volumen. El cambio de Nvidia hacia Tower muestra que la pista de fotónica no está monopolizada únicamente por TSMC.