Heestadodiscutiendorecientementecongentesobreelescaladoτ(escaladotemporal)deHuawei,ynotéquelaconversacióntiendeaquedarseenlasuperficiesinllegaralfondo—probablementeporquemuchosparticipantesnoprovienendeunentornodeingenieríaeléctricaynoestánfamiliarizadosconelsignificadoclásicodeτenteoríadecircuitos.Laprimeraconstantedetiempoqueaprendesenuncursodecircuitosesτ=RC:laresistenciadeuncablemultiplicadaporsucapacitanciadaelordendemagnituddeltiempoqueunaseñalnecesitapararecorreresecable.Cuantomáslargoeselcable,mayoreslaresistenciaylacapacitancia,ymáslentaeslaseñal.Dentrodeestemarco,losúltimossesentaañosdeescaladogeométricosereinterpretancomounaimplementaciónparticulardelescaladotemporal.Lostransistoresseredujeronparaacortarelretardodeconmutación;loscircuitosseempaquetaronmásapretadamenteparaacortarlasinterconexionesmetálicasyreducirelretardodepropagacióndelaseñal.Elescaladogeométricofuesoloelmedio—comprimirelretardofuesiempreelfin.LatesisdeHuaweiesque,unavezqueelescaladogeométricoseestanca,encuentrasotrasformasdeseguircomprimiendoelretardo.Casualmente,elartículosobreescaladoτdeHeTingbopublicósuv2haceunpardedías,expandiéndosede16a23páginas.Comparélasdosversiones:losdatosylasconclusionesnohancambiado.Lasadicionessonesencialmenterespuestasavariospuntosdecríticaquelaindustriaplanteósobrelav1.Tresmerecendiscusión.Laadiciónmásimportanteeslaevidenciadepruebasqueahorarespaldalaafirmaciónpreviamentedesnudade"mejoradel41%eneficienciaenergética".Enlav1,esenúmeronoteníalíneabasenicondicionesdeprueba—elobjetivomásobvioparaelescrutinio.Lav2proporcionaunatabladecomparacióncompleta.LalíneabaseeselKirin9030Prode2025.Amboschipsusanelmismonododeprocesomaduro;ladiferenciaclaveesquelalíneabaseusaundiseñoplanarconvencional,mientrasqueKirin2026pliegarutascríticasatravésdedosobleasunidasverticalmente.Elplegadoacortalasinterconexionesyreduceelretardodeinterconexión.Elmargendetemporizaciónliberadoenlarutacríticasetraducedirectamenteenunafrecuenciaderelojmáximamásalta:3.1GHza1.1Vdealimentación,un13%porencimadelalíneabase.La"mejoradel41%eneficienciaenergética"provienedeunpuntodeoperaciónseparadoconfiguradoespecíficamenteparaunacomparaciónderendimientoiso:voltajereducidoa0.9V,frecuenciareducidaa2.5GHz,conunapotenciamedidaa25°Cqueresultaser0.59veceslalíneabase.Uncálculoaproximadoloconfirma:lapotenciadinámicaescalaaproximadamenteconelcuadradodelvoltajedealimentación,porloqueunareduccióndel18%envoltajecontribuyeaproximadamenteconunterciodelacaídadepotenciasolodeltérminocuadrado.Sumalareduccióndel9%enfrecuenciaylacapacitanciadeinterconexióneliminadaporelplegado,yllegasjustoalrededorde0.59veces.Asíqueelsignificadoprecisode"mejoradel41%eneficienciaenergética"esreduccióndepotenciaenrendimientoiso.Enesencia,elmargendetemporizaciónganadoconelplegadoseintercambiaporunmenorconsumodeenergía;lagananciadeeficienciaprovienedelplegadológico.Comonotaalmargen,lav2tambiéninformaqueladensidaddepotenciadespuésdelapilamientodedoblecapaesenrealidadun5.6%menorquelalíneabase.Lasegundaadiciónabordalapreguntaqueloscolegasprobablementeharán:elapilamiento3Dexistedesdehaceaños—el3DV-CachedeAMDyelFoverosdeIntelestánambosenproducciónenvolumen—entonces,¿quétienedenuevoLogicFolding?Paraentenderlarespuestadelartículo,primerodebessabercómosecomunicandoscapasdesilicio.Dependendepadsdeuniónentrecapas,quefuncionancomoascensoresqueconectanlospisossuperioreinferior.Enlaproducciónanteriordeapilamiento3D,elpasodelospadsdeuniónvaríade9μmadecenasdemicrómetros,loqueproduceaproximadamentediezmilconexionespormilímetrocuadrado—suficienteparaconectarunbusaunbloquecompletodecaché.Porlotanto,elenfoquedediseñoestablecidohasidomoverbloquesfuncionalescompletosalnivelsuperior.AMD,porejemplo,apilaundadodecachécompletosobreundadodeprocesador;losdosnivelessediseñandeformaindependienteyseconectanatravésdeunainterfaz.Perodentrodeunchip,unsolomilímetrocuadradocontienecientosdemillonesdetransistores.Siquieresquepuertaslógicasadyacentesesténendiferentesniveles—unaarriba,otraabajo—esadensidaddeconexiónsequedamuycorta.Kirin2026reduceelpasodelospadsdeunióna1.5μm,produciendo440,000conexionespormilímetrocuadrado.Esoseacercaaladensidaddelcableadometálicodenivelsuperiordentrodeunchip.Enrutarunaseñalatravésdelosnivelescuestaaproximadamentelomismoqueenrutarlaatravésdecapasmetálicasdentrodeunsolodado.Enestepunto,lasdoscapasdesiliciosefusionanenunasolaentidadenelsentidocircuital.LasherramientasEDApuedendecidiraniveldepuertalógicaindividualquépuertavaenquénivel,delegandoelproblemaaalgoritmosparaoptimizaciónglobal—ungradodelibertaddediseñocompletamentediferentedeloquehabíaantes.Elartículotambiénexplicaporquénotomaronlarutamásagresivadefabricarunasegundacapadedispositivosdirectamentesobrelaprimera.Eseenfoqueofrecelamejorconectividadentrecapas,perofabricarlasegundacaparequierealtastemperaturasquedañanlaprimeracapayacompletada.Noesviableparaproducciónhoyendía.Laterceraadicióneslagestióntérmica.Elapilamientoverticalaumentasignificativamenteladensidadtérmicaporunidaddeárea,ylatrayectoriadedisipacióndecalordeldadoinferiorestábloqueadaporeldadosuperior.Estaeslaprimeraobjeciónquecualquieraplanteasobreelapilamiento3D,ylav1nolaabordabaenprofundidad.Lav2reconoceabiertamentequelagestióntérmicasiguesiendoundesafíoclaveparalaarquitecturaLogicFolding.Lacontramedidaeslaparticiónyplanificacióndeplantatérmicamenteconsciente:durantelafasedediseño,loscircuitosdealtapotenciaseexcluyendeloscandidatosaplegado,ylaplanificacióndeplantaevitacolocarbloquesdealtapotenciaenadyacenciaverticalparaprevenirlasuperposicióndepuntoscalientes.SiestaestrategiaesunconjuntoderestriccionesdeingenieríaimpuestasmanualmenteoyahasidocodificadaenunflujoautomatizadodentrodesusherramientasEDAinternas,elartículonolodice.Soloidentificaunacadenadeherramientasmultifísicascomolainversiónmásimportanteparalapróximadécada.Combinadoconlosdatosmedidosquemuestranunadensidaddepotenciaun5.6%pordebajodelalíneabaseenelpuntodeoperaciónderendimientoiso,lapreocupacióntérmicaharecibidoalmenosunarespuestadirecta.Dichoesto,esteenfoqueesfundamentalmentedeevitación.Amedidaqueelapilamientocrezcaatresocuatroniveles,elespaciodediseñoelegibleparaelplegadoseveráprogresivamentereducidoporlasrestriccionestérmicas—unlímitequeelartículonoexplora.Además,lav2incluyeunamicrografíatransversaldelainterfazdeuniónentrelasdosobleasydeclaraexplícitamentequeseutilizauniónhíbridaobleasobreoblea.Estaespecificaciónmerecesercomparadaconlaindustria:launiónhíbridaobleaaobleaconpasode1.5μmenunchiplógicodeproducciónnotieneprecedentes.ElSoICdeTSMCestáactualmenteenproducciónconunpasode6μm;elFoverosDirectdeIntelestáen9μm.Impresionante,pordecirlomenos.Despuésdecompararlasdosversiones,mequedandospreguntas.Unaessobreelequipo:¿quiénsuministrólasherramientasdeunióncapacesdeestaespecificación?Elartículosolodicequeeselresultadodeañosdedesarrollodeprocesosenunecosistemademúltiplesproveedores.LaotraessobreEDA:diseñardosobleascomounsolochipestámásalládeloquecualquierherramientaEDAcomercialpuedehacerhoyendía.Elartículoloreconoce,afirmandosoloquelosdetallesmetodológicosse"publicaránenmeses".Sinembargo,latabladefrecuenciasmuestraqueelKirindelageneración2027a3.39GHzyaestáetiquetadocomoconsiliciofísico,loquesignificaqueestacadenadeherramientasestabaoperativadentrodeHuaweihacemuchotiempo—yhasidovalidadaenalmenosdosgeneracionesdeproductos.MisuposiciónpersonalesqueestacapacidadEDAfueconstruidainternamenteporHuawei.Sialguientieneinformaciónsobreesto,agradeceríaladiscusión.