TSMC CoWoS capacidad de producción a plena carga, ¿cómo la nueva tecnología de empaquetado CoPoS aumenta la producción de chips de IA y cuál es la diferencia?

TSMC CoWoS de empaquetado avanzado es el cuello de botella más estrecho en la cadena de suministro de IA: plazos de entrega de 52 a 78 semanas, utilización de capacidad cercana al 98%, todos los pedidos de los grandes fabricantes están atascados. La solución podría ser usar la nueva tecnología de empaquetado CoPoS.
(Actualización anterior: Oracle raramente revela que su centro de datos "probablemente no recuperará la inversión", acciones de Oracle cayeron un 40% en junio)
(Complemento de contexto: Japón anuncia una inversión de 1 billón de yenes: desplegar 10 millones de robots de IA en 18 industrias para 2040, resolviendo la escasez de mano de obra)

Índice

Toggle

• CoWoS ha llegado a su límite
• Avance cuadrado
• Potencial futuro y variables

La tecnología de empaquetado avanzado CoWoS de TSMC, con más del 60% de participación de mercado, está atascada en un problema de forma físicamente inevitable. El área de la máscara del nuevo GPU Rubin de NVIDIA alcanza 5,5 veces la especificación actual, y una oblea circular de 12 pulgadas puede cortar como máximo siete conjuntos, pero debido a consideraciones de rendimiento práctico, a menudo solo quedan cuatro.

Y la respuesta de TSMC no es hacer la oblea circular más grande, sino cambiarla a forma cuadrada. Esta transformación podría ser una carrera que determine la velocidad de suministro de potencia computacional de IA en los próximos cinco años.

CoWoS ha llegado a su límite

CoWoS (Chip on Wafer on Substrate) es la tecnología de empaquetado avanzado más rentable de TSMC actualmente. En términos simples, consiste en pegar chips de computación y chips de memoria juntos en una capa intermedia circular, y luego empaquetarlos en un chip de IA completo.

La capa intermedia funciona como una placa adaptadora de alta precisión, responsable de la comunicación de alta velocidad entre los chips. El material es silicio, y el tamaño de la máscara está limitado físicamente, difícil de ampliar.

El problema es que la oblea es circular, pero la máscara (el área máxima que se puede procesar en una exposición de chips) se está haciendo cada vez más grande. En los bordes circulares queda un gran espacio donde no se pueden cortar chips completos. Cuanto más grande es el chip, mayor es la proporción de desperdicio. Si la nueva generación de GPU mantiene la arquitectura actual, la cantidad de productos buenos empaquetados de una oblea circular se reduce a solo unos pocos.

Los chips de IA de alto consumo generan mucho calor durante operación prolongada. Los coeficientes de expansión térmica de los tres materiales (chip, capa intermedia y sustrato) son diferentes, y al enfriarse, la contracción no es uniforme, lo que causa problemas de warpage (deformación), reduciendo directamente el rendimiento del empaquetado.

Estas limitaciones combinadas hacen que CoWoS sea el cuello de botella más estrecho en toda la cadena de suministro de IA: plazos de entrega de 52 a 78 semanas, más del triple de las 12 a 18 semanas de las obleas lógicas; la utilización de capacidad se mantiene entre el 95% y el 98% durante mucho tiempo, y la brecha entre oferta y demanda es de aproximadamente el 20%.

Los pedidos de NVIDIA, Google y Amazon están todos completos. Incluso si la capacidad mensual de CoWoS se aumenta a 140,000 obleas para finales de 2026, aún no alcanzará la demanda.

Avance cuadrado

La solución de TSMC es CoPoS (Chip on Panel on Substrate), que en lenguaje sencillo significa cambiar el soporte de la capa intermedia de una oblea circular a un panel rectangular, centrándose inicialmente en sustratos de 310 por 310 milímetros.

La clave está en la eficiencia del uso del área. Con el mismo material, un chip de IA insignia solo puede empaquetar cuatro conjuntos de una oblea circular, pero al cambiarlo a un panel cuadrado, se pueden lograr de 9 a 16 conjuntos de manera conservadora. En la misma área de panel, la producción se duplica o cuadruplica, lo que equivale a un "aumento oculto" de la capacidad de empaquetado sin agregar equipos.

Pero esto no es simplemente cortar un círculo en un cuadrado. Las cuatro esquinas del panel cuadrado son propensas a la concentración de estrés durante el proceso, junto con una expansión térmica desigual, lo que puede deformar el sustrato si no se maneja con cuidado, y el rendimiento podría incluso disminuir en lugar de aumentar. TSMC apuesta a que los beneficios a largo plazo superarán los costos de ajuste del proceso a corto plazo.

Potencial futuro y variables

El objetivo a largo plazo de CoPoS es reemplazar la capa intermedia de silicio con un sustrato de vidrio.

El vidrio es un punto de inflexión clave porque combina varias cosas que el silicio no puede hacer: es más plano, de mayor área, evitando directamente el techo físico del tamaño de la máscara de la oblea de silicio, y tiene menor pérdida de señal, permitiendo apilar más capas de memoria y albergar chips de computación más grandes. La hoja de ruta de TSMC muestra que para 2029, el múltiplo de la máscara alcanzará 14 veces, la potencia computacional aumentará 48 veces, y un solo empaquetado podrá contener 24 unidades de HBM5E.

Pero las ventajas del vidrio y los riesgos son dos caras de la misma moneda. Es duro, frágil y sensible al choque térmico. Si se fractura durante el procesamiento en áreas grandes, toda la pieza se desecha, y el riesgo de rendimiento es mucho mayor que en el proceso maduro de silicio. Si se puede producir de manera estable casi determina si CoPoS tendrá éxito.

En cuanto al cronograma, TSMC ya ha establecido una línea de I+D en su subsidiaria VisEra en 2025. 2026 es un año crítico para la verificación de materiales y equipos, con la verificación completada posiblemente en junio; en 2027 entrará en producción de prueba, y la producción en masa comenzará en la segunda mitad de 2028 o 2029. Esto significa que CoPoS realmente comenzará a enviarse en grandes cantidades al menos dentro de tres años.