OpenAI presenta su primer chip Jalapeño: tape-out de 9 meses, planea despliegue a nivel de gigavatios para finales de 2026

Según el monitoreo de Beating, OpenAI ha lanzado su primer chip, Jalapeño, diseñado específicamente para acelerar la inferencia en modelos de lenguaje grandes (LLMs). OpenAI es responsable de la arquitectura y el diseño algorítmico del chip, colaborando con Broadcom y Celestica para avanzar en la producción a escala industrial. Jalapeño busca mejorar directamente la velocidad de rendimiento y reducir los costos computacionales para ChatGPT, Codex, interfaces API y futuros productos de agentes inteligentes. Gracias a los modelos de IA de vanguardia de OpenAI que ayudaron en el diseño, Jalapeño alcanzó la fabricación de circuitos integrados (tape-out) solo 9 meses después de su concepción inicial, estableciendo un récord como el desarrollo más rápido de un circuito integrado de aplicación específica (ASIC). El chip emplea un co-diseño de algoritmos y hardware, reestructurándose en torno a un núcleo dedicado para modelos de lenguaje grandes, movimiento de datos y arquitectura de red, logrando tasas de utilización práctica cercanas a los límites teóricos del hardware. Las primeras muestras de ingeniería han ejecutado con éxito cargas de trabajo como GPT-5.3-Codex-Spark bajo la frecuencia objetivo y consumo de energía en el laboratorio, con pruebas tempranas que muestran mejoras significativas en eficiencia energética en comparación con los dispositivos informáticos de primer nivel existentes. En la cadena de suministro tecnológico, Broadcom es principalmente responsable de la implementación de silicio y la conectividad de red de Jalapeño, integrando el chip Tomahawk, mientras que Celestica brinda soporte para la integración de placas, racks y sistemas. Como el primer producto en una hoja de ruta de plataforma informática multigeneracional, Jalapeño está programado para su implementación inicial a gran escala en centros de datos súper grandes de nivel gigavatio en colaboración con socios como Microsoft para finales de 2026, con el objetivo de expandir las capacidades de plataforma de pila completa y reducir los costos de inferencia.
Ver original
Esta página puede contener contenido de terceros, que se proporciona únicamente con fines informativos (sin garantías ni declaraciones) y no debe considerarse como un respaldo por parte de Gate a las opiniones expresadas ni como asesoramiento financiero o profesional. Consulte el Descargo de responsabilidad para obtener más detalles.
  • Recompensa
  • Comentar
  • Republicar
  • Compartir
Comentar
Añadir un comentario
Añadir un comentario
Sin comentarios