IBM presenta la arquitectura de chip «Nanostack» de 0.7 nanómetros: densidad el doble que la generación actual, producción en masa en 5 años.

IBM anunció el día 25 la primera tecnología de chips de 0.7 nanómetros del mundo, utilizando la nueva arquitectura tridimensional de apilamiento de nanocapas "Nanostack", integrando casi cien mil millones de transistores en un solo chip, con una densidad el doble que la generación de 2 nanómetros. IBM estima que la producción en masa comenzará dentro de 5 años como máximo. (Resumen anterior: UBS y TD Cowen elevaron el precio objetivo de Arm a 475 dólares el mismo día, citando los ingresos futuros de su CPU de desarrollo propio.) (Contexto adicional: ¡Valoración de 2500 millones de dólares! El desarrollador del robot humanoide Digit sale a bolsa a través de una fusión inversa con SPAC.)

La industria de semiconductores tiene un muro invisible: a medida que los transistores se hacen más pequeños, hasta llegar al nivel atómico, el efecto túnel cuántico comienza a hacer que la corriente "atraviese el muro", y el camino tradicional de miniaturización plana está llegando a su fin. La industria llama a este cuello de botella "el final de la miniaturización del proceso", pero IBM afirmó en la conferencia de investigación VLSI 2026 que encontró una nueva ruta para sortear este muro.

Los transistores ya no se reducen, sino que se apilan verticalmente.

La arquitectura "Nanostack" presentada por IBM, cuyo nombre completo es diseño tridimensional basado en nanocapas apiladas (three-dimensional, nanosheet-based design). En términos simples, ya no se intenta hacer los transistores más planos, sino que se apilan múltiples capas de transistores verticalmente como bloques, permitiendo que cada capa optimice de forma independiente los materiales y el rendimiento.

Esta es una actualización fundamental de la tecnología de nanocapas. La tecnología de nanocapas en sí misma es la arquitectura más avanzada actual, inventada por IBM en la generación anterior, y ahora Nanostack añade una dimensión más sobre ella. Jay Gambetta, director de investigación de IBM, dijo: "No solo estamos haciendo transistores más pequeños, sino reinventando la forma de construir chips."

En la verificación técnica, IBM confirmó la viabilidad de Nanostack mediante tres pruebas clave: integración CMOS con unión de dieléctrico ultradelgado, demostración de ingeniería de doble canal y funcionamiento práctico de un inversor CMOS. Este último es particularmente crítico; el inversor es la unidad de operación más básica de los circuitos lógicos digitales, y poder funcionar demuestra que esta arquitectura es factible en un entorno de circuito real.

El mismo artículo de investigación de VLSI también mostró que la arquitectura Nanostack reduce el área de SRAM en un 40%. Durante la inferencia de IA, se requiere una gran cantidad de lectura de pesos de modelos; cuanto más densa es la SRAM, mayor es la eficiencia del chip para manejar cargas de trabajo de IA. Una reducción del 40% significa que se puede colocar más caché en el mismo espacio, o ahorrar más energía con el mismo volumen de caché.

La tensión comparativa detrás de los números

Para comprender la magnitud de este anuncio, vale la pena comparar varios conjuntos de números.

Cuando IBM anunció la tecnología de 2 nanómetros en 2021, promocionó como hito "50 mil millones de transistores en la uña". Esta generación de 0.7 nanómetros empuja esa misma área a casi cien mil millones, duplicando aproximadamente la densidad. Pero el "nodo nanométrico" aquí no es una dimensión física precisa en el contexto moderno de semiconductores, sino un nombre de generación tecnológica. 0.7 nanómetros no significa que los transistores tengan realmente 0.7 nm de ancho, sino una marca generacional que representa un salto significativo en densidad, rendimiento y eficiencia energética en comparación con la generación anterior.

Dimensión de rendimiento: en comparación con el chip de 2 nm de IBM, el rendimiento aumenta hasta un 50% con el mismo consumo de energía; o, a la inversa, el consumo de energía se reduce hasta un 70% con el mismo rendimiento. Para los clústeres de entrenamiento de IA que requieren cómputo a gran escala durante mucho tiempo, una diferencia del 70% en eficiencia energética se traduce directamente en una gran reducción de los costos de electricidad y refrigeración.

Dimensión temporal: IBM dijo que la producción en masa podría comenzar "dentro de 5 años como máximo". Esta redacción es bastante flexible; 5 años es un escenario optimista, y la producción real depende de muchos factores como el rendimiento, la cadena de suministro y la demanda del cliente. IBM también anunció planes para establecer la primera fundición de obleas de computación cuántica pura del mundo, "Anderon", lo que demuestra que su energía de I+D avanza simultáneamente en múltiples trayectorias tecnológicas.