La red Virgo de TPU 8t de Google tiene algo, con un ancho de banda no bloqueante de 47 Pb/s + expansión de millones de chips, la infraestructura de computación ha alcanzado un nuevo nivel.

Ver original
MeNews
Google publica detalles de la arquitectura de red a nivel de rack del TPU de octava generación 8t
Google revela la arquitectura TPU 8t, implementando interconexión de racks a través de la red Virgo, utilizando conmutadores de alta cardinalidad y una topología plana de dos niveles sin bloqueo, con un aumento de ancho de banda de 4 veces, conectando 134,000 chips en una sola estructura, con un ancho de banda no bloqueante de 47 Pb/s y una expansión casi lineal de 1.7K ExaFlops.
El TPU 8t utiliza una topología de anillo 3D, con un solo módulo supercargado de 9600 chips, que puede escalarse a más de un millón de chips mediante JAX/Pathways.
Las tecnologías clave incluyen SparseCore, superposición y equilibrio de VPU/MXU, FP4 nativo, CPU Arm Axion integrada, orientadas a la evolución desde modelos de lenguaje grandes densos hacia arquitecturas de expertos híbridos a gran escala y de inferencia.
Esta página puede contener contenido de terceros, que se proporciona únicamente con fines informativos (sin garantías ni declaraciones) y no debe considerarse como un respaldo por parte de Gate a las opiniones expresadas ni como asesoramiento financiero o profesional. Consulte el Descargo de responsabilidad para obtener más detalles.
  • Recompensa
  • Comentar
  • Republicar
  • Compartir
Comentar
Añadir un comentario
Añadir un comentario
Sin comentarios
  • Fijado