τ Escalado: Huawei diseña un nuevo motor de crecimiento para la era post-Moore

Durante los últimos 60 años, la industria de semiconductores ha impulsado el progreso reduciendo el tamaño de los transistores (Ley de Moore), haciéndolos cada vez más pequeños, más densos y más económicos.

Pero ahora ese camino ya no funciona:

Los beneficios de los procesos por debajo de 7nm se desploman

El costo de las máquinas de litografía es exorbitante

El diseño de una sola pieza de chip en procesos avanzados cuesta más de 1,000 millones de dólares

El costo de un solo transistor no disminuye, sino que aumenta

El equipo de semiconductores de Huawei ha validado una nueva dirección en 6 años y 381 chips de producción en masa:

No compiten en tamaño, sino en velocidad.

Proponen la teoría de escalado τ (τ Scaling):

Tomar el “tiempo” como el principal indicador de optimización, comprimir toda la cadena de características en el tiempo τ, desde el conmutador de transistor (picosegundos) hasta las tareas en centros de datos (segundos), cubriendo 12 órdenes de magnitud.

En pocas palabras:

Antes competíamos por quién era más pequeño, ahora por quién es más rápido, con menor latencia y mayor eficiencia.

I. ¿Qué es exactamente el escalado τ?

τ es el retardo de cada capa / constante de tiempo, dividido en cuatro niveles:

Transistores: velocidad de conmutación

Circuitos: retardo en transmisión de señales

Chips: retardo en cálculo y acceso a memoria

Sistema: tiempo de sincronización de comunicación de extremo a extremo

El objetivo es comprimir τ en toda la pila, optimizando proceso, circuito, arquitectura y sistema con un mismo conjunto de métricas, dejando de trabajar en silos.

II. Aplicación en teléfonos móviles: LogicFolding ( plegado lógico)

Sin actualizar el proceso, apilar verticalmente los chips, usando unión híbrida de alta precisión para dividir las rutas críticas en múltiples capas, como si se construyera un “edificio” con chips.

Densidad de transistores: de 155 a 238 millones por mm², aumento del 55%

Eficiencia energética: aumento del 41%, frecuencia principal casi un 13%

Frecuencia de SRAM: aumento de más del 40%

El Kirin 2026 alcanzará una frecuencia de 3.1 GHz, con un objetivo de 4 GHz para 2029

III. Aplicación en centros de datos de IA: reducción de latencia en toda la cadena

El 80% del consumo energético y el 70% del costo en clústeres de IA se deben al transporte de datos, cuyo núcleo es reducir el tiempo de comunicación.

1. Bus unificado (Unified Bus)

Eliminando múltiples protocolos, la latencia de acceso remoto se reduce de decenas de microsegundos a aproximadamente 100 nanosegundos, 500 veces más rápido.

2. Hi-ONE Interconexión óptica

Un módulo de 8Tb/s, reemplazando cables de cobre por fibra óptica, extendiendo la distancia de 1 metro a 100 metros, adaptándose a clústeres de miles de tarjetas.

3. Folding 3D

Resuelve el problema de “el área crece rápidamente y las interfaces no alcanzan” en empaquetado 2.5D, trasladando memoria, alimentación y puertos ópticos a superficies verticales, expandiendo la capacidad de cálculo y almacenamiento en paralelo.

Predicción: para 2035, la integración de hardware de IA aumentará más de 100 veces

IV. Reintegración de lógica y memoria

En los primeros años, CPU y memoria se desarrollaron por separado; ahora, en la era de IA, el transporte de datos es más crítico que el cálculo, por lo que memoria y lógica deben integrarse en 3D de manera estrecha, inclinando el poder de la cadena industrial hacia memoria y empaquetado.

V. Los desafíos restantes

Las herramientas EDA deben adaptarse a diseños apilados en 3D

Optimizar las diferencias de proceso entre obleas y la pérdida en interconexión vertical

Necesidad de nuevos estándares de eficiencia energética y benchmarks

Conclusión

La era del tamaño basada en la Ley de Moore ha terminado, y ha comenzado la era del escalado en el tiempo.

No es necesario obsesionarse con las máquinas de litografía más avanzadas; mediante apilamiento 3D, arquitectura de sistemas y optimización de interconexión, se puede seguir mejorando el rendimiento y la eficiencia.

Esta será la ruta central de los semiconductores en los próximos 10 años.