O que é o encapsulamento avançado CoWoS? Porque é que o fornecimento de chips de IA depende de mais do que GPU

Em 2026, o packaging avançado continua a ser um dos principais focos da indústria de semicondutores. A TSMC apresentou um roteiro para packaging CoWoS de maior escala no seu simpósio tecnológico anual, com planos para integrar mais chiplets de computação e HBM através da expansão do tamanho do encapsulamento. Entretanto, a TrendForce observou, em setembro, que, à medida que aumenta a dimensão dos aceleradores de IA, espera-se que o CoWoS-L continue a ser uma importante solução de packaging para chips de IA de gama alta nos próximos anos.

Para a NVIDIA, a AMD e outros fornecedores de chips de IA, mesmo que consigam obter wafers de nós avançados em quantidade suficiente, a escassez de HBM ou de capacidade de packaging avançado pode ainda impedi-los de concluir as entregas de produtos conforme planeado. Por conseguinte, compreender o CoWoS não só ajuda a explicar como são fabricados os chips de IA, como também ajuda os investidores a analisar restrições de capacidade, concorrência tecnológica e oportunidades de negócio em toda a cadeia de fornecimento de semicondutores.

Principais conclusões

• O CoWoS é a tecnologia de packaging avançado da TSMC. Utiliza estruturas de interligação de alta densidade para integrar GPU, chiplets de computação de aceleradores de IA e memória de alta largura de banda (HBM) no mesmo encapsulamento.

• A produção de chips de IA depende de mais do que wafers de GPU. Wafers de nós avançados, HBM, capacidade de packaging CoWoS e substratos de encapsulamento podem afetar o número final de produtos entregues.

• CoWoS-S, CoWoS-L e CoWoS-R utilizam estruturas de interligação diferentes. À medida que os chips de IA aumentam de dimensão, o CoWoS-L está a tornar-se uma importante solução de packaging para grandes aceleradores de IA.

• A NVIDIA, a AMD e os fornecedores de serviços na nuvem competem todos por recursos de packaging avançado. O desenvolvimento de GPU de IA e ASIC personalizados significa que a procura de CoWoS deixou de estar limitada a um único fabricante de chips.

• A expansão da capacidade de CoWoS pode afetar a cadeia de fornecimento de semicondutores. No entanto, o aumento da procura de packaging não significa que todas as empresas relacionadas vão alcançar o mesmo nível de crescimento dos lucros. As capacidades tecnológicas, as encomendas e as avaliações continuam a exigir uma análise cuidadosa.

O que é o CoWoS e em que difere do packaging tradicional de chips?

CoWoS significa Chip-on-Wafer-on-Substrate. É uma tecnologia avançada de packaging 2,5D cuja função principal consiste em ligar vários chips ou chiplets através de estruturas de interligação de alta densidade, para que possam funcionar em conjunto no mesmo encapsulamento. Ao contrário dos designs que concentram todas as funções num único chip de grandes dimensões, o CoWoS pode combinar chips de computação, memória e outros componentes num sistema mais complexo.

O packaging tradicional de chips protege principalmente o chip, liga-o a circuitos externos e fornece vias para alimentação elétrica e dissipação de calor. Em algumas soluções de packaging tradicional, os processadores e a memória comunicam através de placas de circuitos fora do encapsulamento. À medida que a IA exige velocidades de transferência de dados mais elevadas, este tipo de ligação pode enfrentar limitações em termos de largura de banda, latência e consumo de energia. Em contrapartida, o CoWoS utiliza um interposer ou outras estruturas de interligação de alta densidade para reduzir a distância entre chips diferentes e melhorar a eficiência da troca de dados.

Por exemplo, um grande acelerador concebido para treino de IA pode necessitar de se ligar simultaneamente a várias pilhas de HBM. O CoWoS pode instalar o chip de computação e a HBM na mesma estrutura de encapsulamento e utilizar interligações metálicas densas para permitir comunicações a alta velocidade. Este design não significa que a GPU e a HBM sejam fabricadas como um único chip. Em vez disso, o packaging avançado cria um sistema de computação estreitamente integrado. A TSMC inclui o CoWoS na sua plataforma tecnológica 3DFabric e continua a expandir as suas estruturas de packaging para responder às necessidades de computação de alto desempenho e de aplicações de IA.

Como integra o CoWoS GPU, HBM e interposers?

A estrutura central do CoWoS inclui geralmente chips lógicos de computação, HBM, estruturas de interligação de alta densidade e um substrato de encapsulamento. O chip lógico executa cálculos de IA, a HBM fornece acesso a dados de alta velocidade e o interposer ou a estrutura de interligação local liga os sinais entre chips diferentes. O substrato de encapsulamento liga então todo o módulo à placa-mãe do servidor e suporta o fornecimento de energia e a transmissão de sinais.

A HBM é um componente essencial desta estrutura. Em comparação com a memória convencional de servidor, a HBM empilha várias camadas de chips DRAM e utiliza uma interface ampla para fornecer uma largura de banda de memória muito elevada numa área de encapsulamento relativamente pequena. Para tarefas de inferência de IA que leem frequentemente parâmetros de modelos e tarefas de treino que exigem uma troca extensiva de dados, a HBM pode ajudar a aliviar alguns estrangulamentos no acesso à memória.

Contudo, a HBM só consegue proporcionar o seu desempenho total quando o chip de computação consegue aceder-lhe de forma eficiente. O CoWoS utiliza interligações densas para ligar o chip de computação a várias pilhas de HBM, permitindo que os dados percorram distâncias mais curtas. Isto pode não só aumentar a largura de banda, como também melhorar a eficiência energética em determinados processos de transferência de dados.

Por conseguinte, o desempenho de um acelerador de IA avançado depende de vários fatores, incluindo a arquitetura de computação, a configuração da HBM, as interligações de packaging e o software de sistema. Mesmo que uma GPU tenha uma capacidade de computação teórica muito elevada, o seu desempenho em aplicações reais pode continuar limitado se a largura de banda da memória for insuficiente ou se a eficiência de transferência de dados for baixa.

Quais são as diferenças entre CoWoS-S, CoWoS-L e CoWoS-R?

Atualmente, a TSMC oferece três principais soluções tecnológicas: CoWoS-S, CoWoS-L e CoWoS-R. Partilham o objetivo de alcançar uma integração de chips de alta densidade, mas diferem nas suas estruturas de interposer, escalabilidade e casos de utilização aplicáveis.

O CoWoS-S é uma solução relativamente madura. Utiliza um grande interposer de silício para ligar chips de computação e HBM, proporcionando uma elevada densidade de interligação. À medida que os aceleradores de IA continuam a acrescentar chiplets de computação e pilhas de HBM, a área necessária para o encapsulamento também continua a aumentar. A dificuldade de fabrico, o custo e as limitações de dimensão dos grandes interposers de silício estão gradualmente a tornar-se questões que precisam de ser resolvidas.

O CoWoS-L combina camadas de redistribuição com estruturas de interligação local de silício. Proporciona interligações de alta densidade onde são necessárias ligações de alta velocidade, ao mesmo tempo que suporta uma área de encapsulamento maior. O CoWoS-L da TSMC entrou em produção em massa em 2024 e continua a evoluir para dimensões maiores. Num estudo de 2026, a TrendForce afirmou que se espera que o CoWoS-L mantenha a sua posição importante no packaging avançado para chips de IA de gama alta até 2028, apoiado pela sua maturidade tecnológica e pelas vantagens de rendimento.

O CoWoS-R utiliza um interposer RDL baseado em interligações de polímero e cobre, oferecendo opções de design mais flexíveis em determinadas aplicações. É importante salientar que nenhuma das três soluções possui uma classificação absoluta de desempenho aplicável a todos os produtos. Os designers de chips precisam de selecionar a solução adequada com base na densidade de interligação, dimensão do encapsulamento, custos de fabrico, rendimento e requisitos do produto.

Porque depende a procura de chips de IA de mais do que da capacidade de GPU?

O fabrico de chips de IA envolve várias fases interligadas. Em primeiro lugar, uma empresa de design de chips conclui a arquitetura de uma GPU ou de um acelerador de IA. Depois, uma fundição utiliza um processo avançado para fabricar o chip de computação. Ao mesmo tempo, os fabricantes de memória precisam de fornecer HBM que cumpra as especificações exigidas, enquanto os fabricantes de packaging integram o chip de computação com a memória. O produto passa depois por testes, montagem de substratos e outros processos antes de poder ser entregue.

Isto significa que a produção de wafers de GPU representa apenas uma parte da capacidade de fornecimento de chips de IA. Suponha-se que uma empresa planeia produzir 100 000 aceleradores de IA e obteve chips de computação suficientes, mas a HBM disponível suporta apenas 80 000 produtos e a capacidade de packaging avançado suporta apenas 60 000. Nesse caso, o número final de produtos concluídos pode ser limitado pela fase de packaging. Este exemplo é fornecido apenas para explicar as restrições da cadeia de fornecimento e não representa os dados de produção reais de qualquer empresa.

Em março de 2026, um estudo publicado pela Epoch AI estimou que, em 2025, a NVIDIA, a Google, a AMD e a Amazon — os quatro principais designers e compradores de chips de IA — consumiram coletivamente mais de 90% da capacidade global de CoWoS e do fornecimento de HBM, embora representassem uma proporção relativamente menor da produção de chiplets lógicos avançados. Isto indica que, durante determinados períodos, o packaging avançado e a HBM podem estar mais limitados do que o fornecimento de wafers lógicos avançados no sentido convencional. É importante salientar que o estudo utilizou um modelo de estimativa e os seus resultados não representam as taxas reais de utilização de capacidade de todos os fabricantes.

Por conseguinte, analisar o fornecimento de chips de IA exige mais do que monitorizar a capacidade de wafers de 3 nm ou 2 nm da TSMC. É também necessário considerar as entregas de HBM, o rendimento de packaging, o fornecimento de substratos e a capacidade de testes. As taxas de expansão de capacidade diferem entre fases, e atrasos em qualquer fase crítica podem afetar os calendários de lançamento e entrega dos produtos finais.

Porque competem a NVIDIA, a AMD e os fornecedores de serviços na nuvem pela capacidade de CoWoS?

À medida que cresce a procura de computação de IA, tanto a NVIDIA como a AMD precisam de mais recursos de packaging avançado para suportar os seus produtos GPU de próxima geração. Ao mesmo tempo, grandes empresas tecnológicas como a Google, a Amazon, a Microsoft e a Meta estão a desenvolver os seus próprios aceleradores de IA. Embora estes produtos utilizem arquiteturas de computação diferentes, alguns também exigem HBM e tecnologias de packaging avançado, criando uma procura partilhada em toda a cadeia de fornecimento relevante.

Para a NVIDIA, a capacidade de CoWoS está estreitamente ligada à capacidade de expedição de GPU de IA de gama alta. As GPU precisam de ser encapsuladas juntamente com HBM antes de poderem ser integradas em sistemas à escala de servidores e racks. Mesmo que a procura de mercado por aceleradores de IA seja forte, uma capacidade de packaging insuficiente pode obrigar as empresas a ajustar os seus calendários de entrega. A AMD enfrenta desafios semelhantes, uma vez que o desenvolvimento dos seus produtos Instinct também exige coordenação entre recursos de wafers, HBM, packaging e substratos.

Em setembro de 2026, a TrendForce declarou que a NVIDIA continuava a avançar com sistemas de racks de IA em grande escala, enquanto a AMD promovia ativamente os seus produtos das séries MI400/MI450. Ao mesmo tempo, os TPU da Google, os Trainium da Amazon e os ASIC internos de outros fornecedores de serviços na nuvem estavam a expandir as suas implementações. Produtos diferentes utilizam soluções de packaging diferentes, mas a tendência geral é que mais fornecedores de chips de IA necessitam de recursos de packaging de alta densidade e memória de alta velocidade.

Esta concorrência não significa que todos os chips de IA tenham de utilizar CoWoS. Tecnologias alternativas, como o EMIB da Intel, também estão a desenvolver-se, e alguns chips podem utilizar soluções de packaging diferentes. O ponto essencial é que a computação de IA de gama alta continua a exigir maior densidade de interligação entre chips, maior área de encapsulamento e maior largura de banda de memória, tornando o packaging avançado num recurso cada vez mais importante da cadeia de fornecimento.

Porque é difícil expandir rapidamente a capacidade de CoWoS?

A expansão da capacidade de packaging avançado envolve mais do que acrescentar equipamento. O CoWoS inclui vários processos complexos, como fabrico de alta precisão, colocação de chips, processamento de estruturas de interligação, manuseamento de materiais e testes de fiabilidade. À medida que as áreas de encapsulamento aumentam e o número de chiplets cresce, os fabricantes têm de controlar mais variáveis de processo, o que coloca exigências mais elevadas à precisão do equipamento, ao rendimento e à coordenação da cadeia de fornecimento.

O rendimento de packaging é um fator importante. Suponha-se que um grande módulo de encapsulamento contém vários chiplets de computação e pilhas de HBM de elevado valor. Um defeito numa fase crítica de fabrico pode afetar a utilização de todo o módulo. Quanto mais complexa for a estrutura de encapsulamento, mais os fabricantes precisam de otimizar os seus processos, inspeções e procedimentos de retrabalho. Por conseguinte, é normalmente necessário tempo para que uma nova linha de produção de packaging passe da construção à produção em massa estável. A capacidade planeada não pode ser simplesmente equiparada à capacidade real de expedição.

Além disso, a expansão da capacidade de CoWoS é afetada por equipamento a montante, substratos de encapsulamento, materiais e recursos humanos. Em abril de 2026, a TrendForce afirmou que a procura de chips de IA tinha alargado as pressões de fornecimento do fabrico avançado de wafers ao equipamento de packaging, aos substratos e aos materiais relacionados. Mesmo que a TSMC continue a aumentar a sua capacidade de packaging, uma expansão mais lenta entre os fornecedores de apoio poderá criar novos estrangulamentos.

Para os fabricantes de chips, isto também explica porque o planeamento de capacidade a longo prazo está a tornar-se cada vez mais importante. As empresas precisam de coordenar antecipadamente com fundições, fabricantes de memória e fornecedores de packaging para assegurar que os recursos necessários estão disponíveis nas diferentes fases de fabrico aproximadamente ao mesmo tempo. Caso contrário, o aumento de capacidade numa fase pode não se traduzir imediatamente em maiores expedições de chips de IA finais.

Como está a TSMC a expandir a capacidade de CoWoS? Quais são os novos desenvolvimentos em 2026?

A TSMC está a expandir as dimensões dos encapsulamentos, a otimizar estruturas de interligação e a aumentar a capacidade de produção para responder aos requisitos de desempenho de computação e capacidade de memória dos aceleradores de IA de próxima geração. À medida que os aceleradores de IA individuais integram mais chiplets e HBM, as áreas de encapsulamento continuam a aumentar, tornando as limitações de dimensão dos interposers tradicionais num grande desafio técnico.

Em maio de 2026, a TSMC apresentou tecnologias CoWoS de maior dimensão num simpósio tecnológico e declarou que tinha começado a produzir uma solução CoWoS com uma dimensão equivalente a 5,5 vezes o tamanho do retículo. Este múltiplo descreve a escala do encapsulamento em relação à área de exposição padrão do retículo. Não significa que o desempenho de computação aumente no mesmo múltiplo. O principal significado da expansão do tamanho do encapsulamento é permitir a integração de mais chips de computação e componentes de memória no mesmo encapsulamento.

Roteiro de expansão tecnológica CoWoS da TSMC

Fonte: documentação tecnológica de CoWoS da TSMC e simpósio tecnológico de 2026. Os calendários futuros são planos e não indicam produção em massa concluída.

Estes desenvolvimentos refletem mudanças na forma como os chips de IA estão a aumentar de escala. No passado, a adoção de processos de fabrico de transístores mais avançados era uma forma importante de melhorar o desempenho de computação. Atualmente, os fabricantes também podem melhorar as capacidades dos sistemas através da expansão das dimensões dos encapsulamentos e do aumento do número de chiplets e pilhas de HBM. No entanto, encapsulamentos maiores podem também criar desafios relacionados com custos de fabrico, fornecimento de energia, dissipação de calor e rendimento. O valor comercial efetivo destes roteiros tecnológicos ainda precisa de ser avaliado com base no desempenho da produção em massa.

Qual é a relação entre CoWoS, HBM, chiplets e processos avançados?

CoWoS, HBM, chiplets e processos avançados surgem frequentemente em discussões sobre a indústria de chips de IA, mas não são os mesmos conceitos tecnológicos. Os processos avançados afetam principalmente a densidade de transístores, o desempenho e o consumo de energia dos chips lógicos. Os chiplets são um método de design que divide um sistema de chips complexo em vários chiplets. A HBM fornece memória de alta largura de banda. O CoWoS integra estes componentes no mesmo encapsulamento através de interligações de alta densidade.

Por exemplo, um acelerador de IA pode utilizar um processo avançado para fabricar chiplets de computação e, em seguida, ligar vários chiplets à HBM através de CoWoS. Este design pode, em certa medida, ultrapassar as limitações que um único chip de grandes dimensões enfrenta em termos de dimensão de fabrico e integração de sistemas. No entanto, os chiplets não exigem necessariamente CoWoS, e a HBM não é essencial para todos os chips de IA. A arquitetura específica depende dos objetivos de desempenho, dos custos de fabrico e dos casos de utilização do produto.

Do ponto de vista da cadeia de fornecimento, estas tecnologias são altamente complementares. Os processos avançados determinam as capacidades fundamentais dos chips de computação, a HBM fornece largura de banda de dados e o packaging avançado determina a eficiência com que vários componentes podem trabalhar em conjunto. Por conseguinte, o desenvolvimento da indústria de chips de IA não pode ser atribuído simplesmente à contínua redução dos nós de processo. Exige uma otimização coordenada entre o design de chips, o fabrico, a memória e o packaging.

Que empresas de semicondutores podem ser afetadas pelo aumento da procura de CoWoS?

A crescente procura de CoWoS afeta primeiro as fundições e as empresas de packaging avançado. A TSMC não só fabrica grandes volumes de chips lógicos avançados, como também fornece serviços de packaging CoWoS, permitindo-lhe participar em várias fases, desde o fabrico inicial até à integração final. No entanto, a expansão da capacidade de packaging avançado exige geralmente um investimento de capital substancial. A sua contribuição para os lucros continua a depender da utilização de capacidade, do rendimento de fabrico, dos preços para clientes e dos custos de depreciação.

Os fornecedores de HBM e de materiais semicondutores são outro grupo que pode ser afetado. Empresas como a SK hynix, a Samsung e a Micron participam no mercado de memória de alta largura de banda, enquanto os fornecedores de substratos de packaging avançado, equipamento e materiais relacionados também podem beneficiar do aumento da procura de computação de IA. No entanto, as empresas diferem nas suas combinações de produtos, capacidades tecnológicas e estruturas de clientes. Toda a cadeia de fornecimento não deve ser tratada como uma única categoria de crescimento.

Para a NVIDIA e a AMD, a expansão da capacidade de CoWoS pode melhorar as condições de fornecimento para aceleradores de IA de gama alta. Se os recursos de packaging se tornarem mais disponíveis, os fabricantes de chips poderão ter mais facilidade em satisfazer encomendas de clientes. No entanto, a melhoria do fornecimento também pode alterar os preços e o panorama competitivo. Em particular, à medida que mais GPU de IA e ASIC personalizados entram no mercado, os recursos de packaging avançado podem tornar-se menos limitados e a concorrência entre fabricantes pode concentrar-se mais no desempenho efetivo, nos custos dos sistemas e nos ecossistemas de software.

Por conseguinte, os investidores não devem concluir que a receita ou o preço das ações de uma empresa vai necessariamente aumentar simplesmente porque pertence à cadeia de fornecimento de CoWoS. Entre os fatores mais importantes estão o papel específico da empresa na cadeia de fornecimento, as barreiras tecnológicas, os planos de expansão de capacidade, a concentração de clientes e as alterações futuras nas margens de lucro.

Como podem os investidores determinar se a expansão da capacidade de CoWoS está a criar oportunidades reais de investimento?

Os investidores que acompanham as ações da TSMC e do setor de semicondutores de IA precisam de distinguir entre procura de mercado, planos de capacidade e entregas efetivas. A crescente procura de CoWoS indica que os clientes pretendem mais recursos de packaging avançado, mas a nova capacidade planeada tem de passar pela instalação de equipamento, validação de processos e melhoria do rendimento antes de se poder transformar gradualmente em produção vendável.

Os investidores podem monitorizar a utilização de capacidade e a combinação de produtos. Se a capacidade de packaging avançado se mantiver com elevada utilização durante um período prolongado, as empresas relacionadas poderão ter oportunidades favoráveis de crescimento do negócio. No entanto, se a indústria expandir a capacidade de forma agressiva enquanto a procura efetiva de chips de IA ficar abaixo das expectativas, a utilização de capacidade poderá diminuir. Os custos de fabrico e os preços dos produtos também podem diferir entre soluções tecnológicas CoWoS. A rentabilidade não pode ser avaliada apenas com base na área do encapsulamento ou no volume de capacidade.

As avaliações das empresas e as expectativas de mercado também devem ser consideradas. Os preços das ações de semicondutores refletem frequentemente antecipadamente expectativas de crescimento para os próximos vários trimestres ou mesmo para períodos mais longos. Mesmo que a procura de CoWoS continue a crescer, se o preço das ações de uma empresa já tiver incorporado integralmente expectativas otimistas, o desempenho financeiro efetivo poderá ainda não impulsionar novos aumentos de avaliação.

Para investidores individuais, o CoWoS deve ser visto mais como uma ferramenta de análise para compreender a cadeia de fornecimento de semicondutores de IA do que como um sinal independente de compra ou venda. Uma avaliação mais abrangente das mudanças no setor exige considerar o packaging avançado em conjunto com HBM, fundições de wafers, expedições de GPU, despesas de capital dos clientes e margens de lucro das empresas.

Resumo

O CoWoS é uma importante tecnologia de packaging avançado que a TSMC utiliza para computação de alto desempenho e aceleradores de IA. Através de estruturas de interligação de alta densidade, integra GPU, chiplets de computação e HBM no mesmo encapsulamento. Abrange mais do que a montagem de chips. Afeta também a eficiência de transferência de dados entre computação e memória, o desempenho do sistema e a escalabilidade do fabrico.

À medida que a NVIDIA, a AMD e os principais fornecedores de serviços na nuvem continuam a desenvolver aceleradores de IA, o packaging avançado tornou-se um fator importante que afeta o fornecimento de chips. Mesmo que o fornecimento de wafers de nós avançados seja suficiente, os estrangulamentos na HBM, no CoWoS ou nos substratos de encapsulamento podem continuar a limitar as entregas de produtos finais.

No futuro, à medida que o CoWoS-L, as tecnologias de encapsulamentos de grandes dimensões e outras soluções de packaging avançado continuarem a desenvolver-se, a concorrência entre chips de IA vai depender cada vez mais da coordenação entre capacidades de fabrico, memória e integração de sistemas. Para os investidores em semicondutores, compreender o CoWoS permite analisar a dinâmica real de oferta e procura da indústria de IA para além das GPU. No entanto, as avaliações continuam a ter de incorporar os lucros empresariais, a utilização de capacidade e as avaliações das ações.

Perguntas frequentes

O que é o CoWoS?

O CoWoS é uma tecnologia de packaging avançado desenvolvida pela TSMC. Integra chips de computação com componentes como HBM no mesmo encapsulamento através de estruturas de interligação de alta densidade. É utilizado principalmente em IA e computação de alto desempenho.

O CoWoS é packaging 2,5D ou 3D?

O CoWoS é geralmente classificado como uma tecnologia de packaging avançado 2,5D. Pode ligar vários chips no mesmo encapsulamento e também pode integrar HBM, que utiliza estruturas internas de empilhamento 3D. No entanto, o CoWoS não deve ser equiparado diretamente a todas as tecnologias de empilhamento de chips 3D.

Qual é a diferença entre CoWoS e HBM?

A HBM é uma tecnologia de memória de alta largura de banda, enquanto o CoWoS é uma tecnologia de packaging avançado. A HBM fornece acesso a dados de alta velocidade, enquanto o CoWoS ajuda a estabelecer interligações de alta densidade entre chips de computação e HBM.

Porque afeta o CoWoS o fornecimento de GPU da NVIDIA e da AMD?

As GPU de IA de gama alta normalmente precisam de ser encapsuladas com HBM antes de poderem ser entregues. Se a capacidade de CoWoS for insuficiente, os chips de computação já fabricados podem ainda não conseguir transformar-se em produtos finais dentro do prazo.

Porque está o CoWoS-L a tornar-se cada vez mais importante?

O CoWoS-L pode suportar integração de chips em maior escala através de RDL e estruturas de interligação local de silício, respondendo à procura dos aceleradores de IA de próxima geração por mais chiplets de computação e HBM.

O aumento da capacidade de CoWoS significa que o preço das ações da TSMC vai certamente subir?

Não necessariamente. A expansão de capacidade pode criar oportunidades de negócio, mas o desempenho das ações também depende das despesas de capital, dos custos de fabrico, da utilização de capacidade, da rentabilidade e da avaliação de mercado.